http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
New EncodingMethodforLowPowerSequentialAccessROMs
조성익,정기상,김성미,유남희,이종열 대한전자공학회 2013 Journal of semiconductor technology and science Vol.13 No.5
This paper propose a new ROM dataencoding method that takes into account of asequential access pattern to reduce the powerconsumption in ROMs used in applications such asFIR filters that access the ROM sequentially. In theproposed encoding method, the number of 1’s, ofwhich the increment leads to the increase of the powerconsumption, is reduced by applying an exclusive-or(XOR) operation to a bit pair composed of twoconsecutive bits in a bit line. The encoded data can bedecoded by using XOR gates and D flip-flops, whichare usually used in digital systems for synchronizationand glitch suppression. By applying the proposedencoding method to coefficient ROMs of FIR filtersdesigned by using various design methods, we canachieve average reduction of 43.7% over theunencoded original data in the power consumption,which is larger reduction than those achieved byprevious methods.
Postlaminectomy Bilateral Lumbar Intraspinal Synovial Cysts
조성익,이정환,조정기 대한척추신경외과학회 2016 Neurospine Vol.13 No.3
Lumbar intraspinal synovial cysts are included in the difference diagnosis of lumbar radiculopathy. Developing imaging modalities has result in increased reporting about these lesions. However, the case of bilateral new lumbar intraspinal synovial cysts after laminectomy has been rarely reported. We report of a rare case with bilateral lumbar intraspinal synovial cysts after laminectomy, requiring surgical excision.
조성익,김경호,주인학,박정호,채기주,이승용,Cho, S.I.,Kim, K.H.,Joo, I.H.,Park, J.H.,Chae, G.J.,Lee, S.Y. 한국전자통신연구원 2007 전자통신동향분석 Vol.22 No.3
현재 위치에서 목적지까지의 거리와 교통상황을 고려하여 최적의 경로를 안내하는 도로 및 교통 정보 제공 시스템인 차량용 내비게이션 시스템은 텔레매틱스의 가장 중요한 응용 분야이며 디지털 컨버전스의 핵심으로 부각되고 있다. 내비게이션 기술은 크게 2차원 또는 3차원 그래픽 기반 기술과 위성 영상이나 비디오 또는 실시간 영상에 기반을 둔 영상 기반 내비게이션 기술로 구분할 수 있으며, 최근에는 운전자의 시야에 보이는 실제의 도로의 모습을 카메라를 통해 실시간으로 취득한 후 경로 안내 정보를 부가하여 보여줄 수 있도록 하는 증강현실 기반의 실감 내비게이션이 차세대 기술로 연구되고 있다. 본 고에서는 이러한 실감 내비게이션 기술을 중심으로 국내외 기술개발현황과 한국전자통신연구원에서의 기술 개발 사례에 대하여 자세히 살펴보고 향후의발전 방향에 대해 전망해 본다.
조성익,방준호,이근호,Cho, Sung-Ik,Bang, Jun-Ho,Lee, Keun-Ho 한국음향학회 1997 韓國音響學會誌 Vol.16 No.6
본 논문에서는 SC 적분기와 SC Lossy 적분기로 구성된 SC필터에서 위상에러를 제거하기 위한 LDI 클럭방법 및 SC Lossy 적분기의 댐핑항에서 허수부분을 제거할 수 있는 방법을 제시하여 LDI 5차 elliptic 저역통과 SC 필터를 설계하였다. SC 필터 CMOS OP=AMP를 전원전압 ${\pm}$5V, MOSIS 2-${\mu}$m double-poly double-metal n-well CMOS 공정파라미터로 설계하여 SC 시뮬레이터인 SCANAP 프로그램을 통해 시뮬레이션 한 결과 설계된 SC 필터특성이 개선되었다. 집적회로를 위하여 MOSIS 2--${\mu}$m double-poly double-metal n-well CMOS 설계규칙에 따라 레이아웃 하였다. In the SC filter consist of SC integrator and SC Lossy Integrator, after this paper proposes the method that cancels phase error using LDI clock and the imaginary part in damping term of SC Lossy integrator, LDI fifth order elliptic low-pass SC filter is designed. With the result of SCANAP program simulation applying the designed CMOS OP-Amp using power supply ${\pm}$5V and MOSIS 2--${\mu}$m double-poly double-metal n-well CMOS design rule.
여러 개의 S/H단 구조를 가지는 파이프라인 A/D 변환기
조성익 대한전기학회 2005 전기학회논문지 D Vol.54 No.3(D)
In this paper, the pipelined A/D converter with multi S/H stage structure is proposed for high resolution and high-speed data conversion rate. In order to improve a resolution and operational speed, the proposed structure increased the sampling time that is sampled input signal. In order to verify the operation characteristics, 20MS/s pipelined A/D converter is designed with two S/H stage. The simulation result shows that INL and DNL are 0.52LSB ~-0.63LSB and 0.53LSB~-0.56LSB, respectively. Also, the designed Analog-to-Digital converter has the SNR of 43dB and power consumption is 18.5㎽.
조성익,김석호,김동룡,Cho, Seong-Ik,Kim, Seok-Ho,Kim, Dong-Yong 대한전자공학회 1989 전자공학회논문지 Vol. No.
본 논문에서는 저소비 전력이고 회로설계가 용이한 CMOS 회로를 이용하여 음성신호 처리용 SCF를 집적화 할때 OP AMP를 디지탈 부분과 공존할 수 있도록 ${\pm}$5V로 전원을 설정하여 CMOS OP AMP의 설계예를 들고 설계방법에 의해 구한 MOS 트랜지스터의 채널폭과 길이를 설계회로에 적용하여 LAYOUT 하였으며 시뮬레이션을 통하여 동작특성을 조사하였다. 또한 이 설계법은 주어지는 설계조건에 따라 설계 되어지므로 다른 용도의 CMOS OP AMP 설계에도 이용되어질 수 있을 것이다. In this paper, as we have integrated SCF for voice signal processing using CMOS circuit with the low power dissipation and the easy circuit design, it has been presented the simplified CMOS OP AMP design method with ${\pm}$5V pwoer source in order to use together with digital part. After an example about SCF CMOS OP AMP design, it has been performed layout appling channel width and length obtained by design method, and then its characteristics were simulated by SPICE 2G program. Therefoe, this design method will be applied the general CMOS OP AMP design in the electronic circuit.
조성익,최경진,신홍규 대한전자공학회 1999 電子工學會論文誌, C Vol.c36 No.11
In this paper, CMOS IADC(Current-mode Analog-to-Digital Converter) which consists of only CMOS transistors is proposed. Each stages is made up 1.5-bit bit cells composed of CSH(Current-mode Sample-and-Hold) and CCMP(Current Comparator). The differential CSH which designed to eliminate CFT(Clock Feedthrough), to meet at least 9-bit resolution, is placed at the front-end of each bit cells, and each stages of bit cell ADSC (Analog-to-Digital Subconverter) is made up two latch CCMPs. With the HYUNDAI $0.65\mu\textrm{m}$ CMOS parameter, the ACAD simulation results show that the proposed IADC can be operated with 47 dB of SINAD(Signal to Noise- Plus-Distortion), 50dB(8-bit) of SNR(Signal-to-Noise) and 37.7 mW of power consumption for input signal of 100 KHz at 20 Ms/s. 본 논문에서는 MOS 트랜지스터로만 이루어진 CMOS IADC(Current-mode Analog-to-Digital Converter)를 설계하였다. 각 단은 CSH(Current Sample-and-Hold)와 CCMP(Current Comparator)로 구성된 1.5-비트 비트 셀로 구성되었다. 비트 셀 전단은 CFT(Clock Feedthrough)가 제거된 9-비트 해상도의 차동 CSH를 배치하였고, 각 단 비트 셀의 ADSC(Analog-to-Digital Subconverter)는 2개의 래치 CCMP로 구성되었다. 제안된 IADC를 현대 0.65 ㎛ CMOS 파라미터로 ACAD 시뮬레이션 한 결과, 20 Ms/s에서 100 ㎑의 입력 신호에 대한 SINAD(Signal to Noise-Plus-Distortion)은 47 ㏈ SNR (Signal-to-Noise)는 50 ㏈(8-bit)을 얻었고 35.7 ㎽ 소비전력 특성을 나타냈다.