남극 저온 적응 미세조류의 중요성

강성호,강재신,Gang, Seong-Ho,Gang, Jae-Sin 한국미생물학회 2003 微生物과 産業 Vol.29 No.2

지금, 북극 다산기지에서는

강성호,Gang, Seong-Ho 한국과학기술단체총연합회 2007 과학과 기술 Vol.40 No.1

차세대 컴퓨팅환경, 인트라넷

강성호,Gang, Seong-Ho 한국정보통신집흥협회 1997 정보화사회 Vol.115 No.-

컴퓨팅 환경은 컴퓨터 역사와 더불어 지속적으로 변해 왔다. 현재에서의 그 변화는 인터넷과 인트라넷이라고 볼 수 있다. 본 기사에서는 차세대 컴퓨팅환경으로서의 인트라넷에 관하여 알아 본다, 먼저, 컴퓨팅 모델의 변화에 관하여 알아 보고, 인트라넷의 개요, 인트라넷시스템 통합 그리고 인트라넷의 확장 시스템 및 향후 인트라넷의 전망에 관하여 알아 본다. 특히 향후 인트라넷 확장 시스템으로서의 엑스트라넷, 인트라넷 ERP, 엑스트라넷을 통한 CALS/EC 시스템으로의 이행에 관하여 알아본다.

열화상 센서를 이용한 산불 화재 잔불 스캔장치 개발에 관한 연구

강성호(Seong-Ho Gang),김창(Chang Kim),김정훈(Jeong-Hoon Kim),황정원(Jeong-Won Hwnag) 대한전기학회 2022 대한전기학회 학술대회 논문집 Vol.2022 No.11

지연 고장 테스팅에 대한 고장 검출율 메트릭

김명균,강성호,한창호,민형복,Kim, Myeong-Gyun,Gang, Seong-Ho,Han, Chang-Ho,Min, Hyeong-Bok 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.4

빠른 반도체 기술의 발전으로 인하여 VLSI 회로의 복잡도는 크게 증가하고 있다. 그래서 복잡한 회로를 테스팅하는 것은 아주 어려운 문제로 대두되고 있다. 또한 집적회로의 증가된 집적도로 인하여 여러 가지 형태의 고장이 발생하게 됨으로써 테스팅은 더욱 중요한 문제로 대두되고 있다. 이제까지 일반적으로 지연 고장 테스팅에 대한 신뢰도는 가정된 고장의 개수에 대한 검출된 고장의 개수로 표현되는 전통적인 고장 검출율로서 평가되었다. 그러나 기존의 교장 검출율은 고장 존재의 유무만을 고려한 것으로써 실제의 지연 고장 테스팅에 대한 신뢰도와는 거리가 있다. 지연 고장 테스팅은 고착 고장과는 달리 경로의 진행 지연과 지연 결함 크기 그리고 시스템 동작 클럭 주기에 의존하기 때문이다. 본 논문은 테스트 중인 경로의 진행 지연과 지연 결함 크기를 고려한 새로운 고장 검출율 메트릭으로서지연 결함 고장 검출율(delay defect fault coverage)을 제안하였으며, 지연 결함 고장 검출율과 결함 수준(defect level)과의 관계를 분석하였다. Due to the rapid development of semiconductor technology, the complexity of VLSI circuits has heavily increased. With the increased densities of integrated circuits, several different types of faults can occur Thus, testing such circuits is becoming a sever problem. Delay testing can detect system timing failures caused by delay faults. However, the conventional delay fault coverage in terms of the number of detected faults may not be an effective measure of delay testing because, unlike a stuck-at-faults, the impact of a delay fault is dependent on its delay defect size rather than on its existence. Thus, the effectiveness of delay testing is dependent on the propagation delay of the path to be tested, the delay defect size, and the system clock interval. This paper proposes a new delay defect fault coverage that considers both propagation delay of the path to be tested and additional delay defect size. And the relationship between delay defect fault coverage and defect level is analyzed.

독립고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법

윤도현,강성호,민형복,Yun, Do-Hyeon,Gang, Seong-Ho,Min, Hyeong-Bok 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.2

조합회로에 대한 ATPG 알고리듬이 효율적으로 100%의 고장 검출율을 달성할 수 있게 되어 감에 따라서 고장 검출율을 그대로 유지한 상태에서 테스트 패턴을 줄이는 압축 기법의 중요성이 점차로 부각되고 있다. 본 논문에서 제시하는 알고리듬은 고장들간의 독립과 양립 관계에 기초해서, 압축된 테스트 패턴을 위해서는 양립할 수 있는 고장 집합의 크기를 크게 해야 하므로, 고장-패턴 쌍과 고장들간의 독립과 양립 관계를 이용해서 고장-패턴 쌍의 트리 구조를 생성하였다. 이 고장-패턴 트리를 바탕으로 해서 효율적으로 압축된 테스트 패턴을 생성할 수 있었고, ISCAS 85와 ISCAS 89 측정 기준 회로에 대한 결과로 제시된 알고리듬의 우수성을 검증하였다. As combinational ATPG algorithms achieve effectively 100% fault coverage, reducing the length of test set without loosing its fault coverage becomes a challenging work. The new approach is based on the independent and the compatible relationships between faults. For more compact test set, the size of compatible fault set must be maximized, thus this algorithm generates fault-pattern pairs, and a fault-pattern pair tree structure using the independent and the compatible relationships between faults. With the fault-pattern pair tree structure, a compact test set effectively generated. The experimental results for ISCAS 85 and 89 benchmark circuits demonstrate the effectiveness of the proposed method.

중파 자외선에 노출된 남극 규조 Chaetoceros neogracile와 Stellarima microtrias의 성장과 질산염 흡수량의 변화

강재신,강성호,이윤호,심정희,이상훈,Gang, Jae Sin,Gang, Seong Ho,Lee, Yun Ho,Sim, Jeong Hui,Lee, Sang Hun 한국조류학회(藻類) 2003 ALGAE Vol.18 No.1

Two isolated Antarctic marine diatoms, Chaetoceros neogracile VanLandingham and Stellarima microtrias (Ehrenberg) Hasle and Sims were examined to show changes of growth and uptake rate of nitrate due to UV-B irradiance. Chlorophyll (chl) a concentration was regarded as the growth index of diatom. The diatoms were treated with UV-B radiation and cultured for 4 days under cool-white fluorescent light without UV-B radiation. Two levels of UV-B exposures were applies: 1 and 6 W $m^{-2}$. Durations of UV-B treatment were 20, 40 and 60 minutes under 6 W $m^{-2}$ and 1, 2, 3, 4 and 5 hrs under 1 W $m^{-2}$. The control groups were cultured at the same time without UV-B radiation. The growth rates of two diatoms decreased under 1 and 6 W $m^{-2}$ UV-B irradiances than that of control group. After 4 days, chl a concentrations of C. neogracile were increased more than 4 times from 133 μgo$l^{-1}$ to 632 μgo$l^{-1}$ in control group. However, the concentration of experimental groups under 1 W $m^{-2}$ UV-B were only increased from 139 μgo$l^{-1}$ to 421 μgo$l^{-1}$ during one hour and the chl a concentrations were decreased from 144 μgo$l^{-1}$ to 108 μgo$l^{-1}$ during five hour. Growth of diatom dramatically more decreased under 6 W $m^{-2}$ UV-B than 1 W $m^{-2}$ UV-B. The chl a concentration of experimental groups under 6 W $m^{-2}$ UV-B for one hour was only increased from 111 μgo$l^{-1}$ to 122 μgo$l^{-1}$. In the case of S. microtrias showed also similar pattern to C. neogracile by UV-B radiation. The uptake rates of nitrate by the two strains were decreased abruptly under 6 W $m^{-2}$ UV-B irradiances. When two strains were treated under 1 and 6 W $m^{-2}$ UV-B during one hour, the strains were only continued growth and uptake of nitrate under 1 W $m^{-2}$ UV-B. This experimental evidence shows that exposure to UV-B radiation especially to high irradiance of UV-B decreases diatom survival and causes lower decrease of nutrient concentrations by microalgae in Antarctic water. Furthermore, evidence suggests that microalgal communities confined to near-surface waters in Antarctica will be harmed by increased UV-B radiation, thereby altering the dynamics of Antarctic marine ecosystems.

고집적 회로에 대한 고속 경로지연 고장 시뮬레이터

임용태,강용석,강성호,Im, Yong-Tae,Gang, Yong-Seok,Gang, Seong-Ho 한국정보처리학회 1997 정보처리학회논문지 Vol.5 No.1

스캔 환경에 바탕을 둔 대부분의 경로 지연고장 시뮬레이터들은 개선된 스캔 플 립플롭을 사용하며 일반적인 논리 게이트를 대상으로만 동작한다. 본 연구에서는 새 로운 논리값을 사용한 새로운 경로 지연고장 시뮬레이션 알고리즘을 고안하여 이의 적용범위를 CMOS 소자를 포함하는 대규모 집적회로로 확장하였다. 제안된 알고리즘에 기초하여 표준 스캔 환경 하에서 동작하는 고속 지연고장 시뮬레이터를 개발하였다. 실험결과는 새 시뮬레이터가 효율적이며 정확함을 보여준다. Most of the available delay fault simulators for scan environments rely on the use of enhanced scan flip-flops and exclusively consider circuits composed of only discrete gates. In this research, a new path delay fault simulation algorithm using new logic values is devised to enlarge the scope to the VLSI circuits which consist of CMOS elements. Based on the proposed algorithm, a high speed path delay fault simulator for standard scan environments is developed. The experimental results show the new simulator is efficient and accurate.

Synthesis of Covalently Linked Chlorin-Fullerene Dyads

이종철,김태영,강성호,심영기,Lee, Jong Cheol,Kim, Tae Yeong,Gang, Seong Ho,Sim, Yeong Gi Korean Chemical Society 2001 Bulletin of the Korean Chemical Society Vol.22 No.3

고성능 32-bit DSP 코프로세서의 아키텍쳐 개발

윤성철,김상욱,배성일,강성호,김용천,정승재,김상우,문상훈,Yun, Seong-Cheol,Kim, Sang-Uk,Bae, Seong-Il,Gang, Seong-Ho,Kim, Yong-Cheon,Jeong, Seung-Jae,Kim, Sang-U,Mun, Sang-Hun 대한전자공학회 2002 電子工學會論文誌-SD (Semiconductor and devices) Vol.39 No.2

A new high-performance DSP architecture is proposed, which behaves as a coprocessor of a 32bit microcontroller. Because the proposed DSP architecture is a dual MAC(Multiply and Accumulate) DSP architecture, it can process efficiently a number of SOP(sum of product) operations used in many DSP applications. In order to efficiently perform other operations such as pure additions without any restriction, a MAC is composed of a multiplier and a ALU placed in parallel. In addition, it is a 3-way superscalar architecture, which can issue 3 instructions at a time. The benchmark results with 3 thor dual MAC DSPs show that the proposed DSP has the best performance. Futhermore, it is proven that the proposed DSP is more efficient in memory usage, although the performance is comparable in some algorithms such as Viterbi decoding and FFT butterfly. 이 논문은 저전력 마이크로 컨트롤러의 coprocessor로 동작하는 고성능 DSP의 아키텍쳐 구조를 제안한다. 제안된 DSP 아키텍쳐는 DSP 응용 분야의 기본 수식인 곱의 합을 고속으로 수행할 수 있도록 MAC(Multiply and Accumulate) 유닛 두 개를 갖는 dual MAC 아키텍쳐 구조이면서, 곱셈기와 덧셈기를 병렬적으로 배치시킨 특징을 갖는다. 그리고 한번에 최대 3개의 명령어를 동시에 수행할 수 있으면서도 명령어 길이는 31 비트로 고정된 3웨이 수퍼스칼라 구조를 갖는다. 현재 상용되고 있는 세 개의 DSP들과 의 벤치마크 결과, 제안된 DSP 구조가 가장 좋은 성능을 보여주었다. 또한, 특정 알고리듬에 대해서 성능이 같아도 메모리 사용량에 있어 효율적인 구조라는 것을 보여준다.