Selective Si Epitaxy for Device Isolation

양전욱,조경익,박신종,Yang, Jeon Wook,Cho, Kyoung Ik,Park, Sin Chong The Institute of Electronics and Information Engin 1986 전자공학회논문지 Vol.23 No.6

The effect of SiH2Cl2 -HCl gas on the growth rate of epitaxial layer is studied. The temperature, pressure and gas mixing ratio of SiH2Cl2 and HCl are varied to study the growth rate dependence and selective Si epitaxy. The P-n junction diode is fabricated on the epitaxial layer and electrical characteristics are examined. Also, using selective Si epitaxy, a possibility of thin dielectric isolation process, that gives an independent isolation width on the mask dimension, is examined.

고집적 GaAs 디지틀 집접회로 제작을 위한 Self-aligned MESFET 공정

양전욱,심규환,최영규,조낙희,박철순,이경호,이진희,조경익,강진영,이용탁,Yang, Jeon-Uk,Shim, Kyu-Hwan,Choi, Young-Kyu,Cho, Lack-Hie,Park, Chul-Soon,Lee, Keong-Ho,Lee, Jin-Hee,Cho, Kyoung-Ik,Kang, Jin-Yeong,Lee, Yong-Tak 한국전자통신연구원 1991 전자통신 Vol.13 No.4

저전력 고집적 GaAs 디지틀 IC에 적합한 기본 논리회로인 DCFL (Direct Coupled FET Logic) 을 구현하기 위한 소자로 WSi게이트 MESFET 공정을 연구하였으며, 이와 함께 TiPtAu 게이트 소자를 제작하였다. MESFET 의 제작은 내열성게이트를 이용한 자기정렬 이온주입 공정을 사용하였으며 주입된 Si 이온은 급속열처리 방법으로 활성화하였다. 또한 제작공정중 저항성 접촉의 형성은 절연막을 이용한 리프트 - 오프 공정을 이용하였다. 제작된 WSi게이트 MESFET은 $1\mum$ 게이트인 경우 222mS/mm의 트랜스컨덕턴스를 나타내어 우수한 동작특성과 집적회로 공정의 적합성을 보였으며 이와 동등한 공정조건으로 제작된 TiPtAu 게이트 MESFET 은 2" 기판 내에서 84mV의 임계전압 변화를 나타내었다.

Tiw, A1/Tiw 박막의 저항특성및 annealing 효과

양전욱(J.W.Yang),편광의(K.E.Pyun),조경익(K.I.Cho),남기수(K.S.Nam),박신종(S.C.Park) 대한전자공학회 1986 대한전자공학회 학술대회 Vol.1986 No.6

N₂O 플라즈마에 의한 AlGaN/GaN HEMT의 누설전류 감소

양전욱(Yang, Jeon-Wook) 한국전기전자학회 2007 전기전자학회논문지 Vol.11 No.4

본 연구에서는 AlGaN/GaN HEMT (High electron mobility transistor)를 제작하고 20 mTorr의 챔버 압력과 15 sccm의 유량, 40 W의 RF 전력의 조건으로 원거리에서 형성된 플라즈마로 소스와 드레인 영역을 10초120초 동안 처리하여 HEMT의 전기적 특성을 관찰하였다. 상온에서 플라즈마에 처리한 경우 HEMT의 특성이 변화하지 않았으나 의 온도에서 10초 동안 처리한 경우 게이트 길이가 1um, 소스와 드레인 사이의 거리가 4um인 HEMT의 게이트 누설전류가 246 nA로부터 1.2 pA로 크게 감소하였다. 또한 25 um 떨어진 200um 폭의 두 활성층 사이 누설전류가 3 uA로부터 7 nA로 감소하였으며 720 의 활성층의 면저항을 608 로 감소시켜 도전율의 증가를 나타내기도 하였다. 플라즈마의 처리에 의한 전기적 특성 개선은 10초 이내의 짧은 시간 동안 이루어지며 더 이상의 처리는 누설전류 특성 개선에 도움이 되지 않았다. 또한 플라즈마 처리로 개선된 특성은 의 증착과 식각 후에도 개선된 특성이 유지되었다. 플라즈마의 처리는 트랜지스터의 트랜스컨덕턴스와 드레인 전류의 증가, 드레인 전류의 차단특성의 개선에도 기여하여 고품위의 AlGaN/GaN HEMT 제작에 효과적으로 이용될 수 있음이 확인되었다. AlGaN/GaN high electron mobility transistors (HEMTs) were fabricated and the effect of plasma on the electrical characteristics of the devices was investigated. The HEMT exposed to plasma formed by 40 W of RF power in a chamber with pressure of 20 mTorr at a temperature of , exhibited a reduction of gate leakage current from 246 nA to 1.2 pA by 10 seconds treatment. The current between the two isolated active regions reduced from 3 uA to 7 nA and the sheet resistance of the active layer was lowered also. The variations of electrical characteristics for HEMT were occurred within a short time expose of 10 seconds and the successive expose did not influence on the improvements of gate leakage characteristics and conductivity of the active region. The reduced leakage current level was not varied by successive deposition and its removal. The transconductnace and drain current of AlGaN/GaN HEMTs were increased also by the expose to the N₂O plasma.

Si(001) 기판 위에 HWE 방법으로 성장한 GaN 박막 성장

이훈,윤창주,양전욱,신영진,Lee, H.,Youn, C.J.,Yang, J.W.,Shin, Y.J. 한국결정성장학회 1999 한국결정성장학회지 Vol.9 No.3

Si(001)을 기판으로 한 GaN 박막을 성장하기 위하여 hot wall epitaxy(HWE) 장치를 자체 제작하였다. HWE 장치를 이용하여 Si(001) 기판 위에 GaN 박막에 대한 상온에서의 광 발광(PL) 측정에서 GaN 초기층 성장온도가 $700^{\circ}C$ 보다 낮은 온도 조건에서 성장된 GaN 박막이 Zinc blende 구조와 Wurzite 구조가 혼합되어 성장되어지는 것으로 추측되며, $700^{\circ}C$ 이상의 온도에서는 성장된 GaN 박막이 주로 wurtzite 구조로 성장된다는 것을 알 수 있다. 그리고 x-선 회절 측정으로부터 성장한 GaN 박막이 Zinc blende와 Wurtzite의 두가지 구조가 혼합된 형태로 성장되었다는 것을 알 수 있었다. GaN 박막을 성장하기 위한 조건에서 초기층 성장조건은 증발부의 온도 $860^{\circ}C$와 기판부의 온도가 $720^{\circ}C$ 근처에서 4분동안 성장하였을 때 Wurtzite의 특성을 보이며, GaN 박막의 성장조건은 기판부의 온도 $1020^{\circ}C$, 증발부의 온도 $910^{\circ}C$에서 그리고 Ammonia gas의 유량을 120 sccm으로 하였을 때 보다 안정한 Wurtzite 구조특성을 보이게 되었다. The home-made hot wall epitaxy (HWE) system was utilized for GaN epitaxial layer growth on the Si(001) substrate. It was appeared that GaN epilayer grow with mixed phase of Zinc blende and Wurtzite structure from photoluminescence (PL) and x-ray diffraction (XRD) analysis at the room temperature. We found that intial growth layer has Wurtzite structure from photoluminescence (PL) and x-ray diffractio (XRD) analyses at the room temperature. Wefound that initial growth layer has Wurtzite structure when initial deposition time, the temperature of substrate and source are 4 min, $720^{\circ}C$ and $860^{\circ}C$ respectively, and at the epi growth process GaN, epilayer was grown with relatively stable Wurtzite structure when the temperature of substrate and source are $1020^{\circ}C$ and $910^{\circ}C$ respectively.

저에너지 광이온선(Broad Ion Beam)을 이용한 건식식각 및 박막증착

심규환,최영규,양전욱,강진영,Sim, Gyu-Hwan,Choi, Young-Kyu,Yang, Jeon-Wook,Kang, Jin-Young 한국전자통신연구원 1991 전자통신 Vol.13 No.2

저에너지 광이온선 (broad ion beam) 을 이용한 건식식각과 박막증착에 있어서 이온선 및 증착의 조건들에 따른 영향을 살펴보았다. 저에너지 광이온선은 화합물반도체 공정 및 고융점금속의 증착, optical coating, cosputter 에 의한 초전도물질합성 등 사용범위가 넓다. 단일이온선증착과 cosputter 의 경우에 근사수식과 실험치로서 증착비 및 막의 균일도를 최적화하는 target, 웨이퍼, 이온원 사이의 기계적 설계에 대해 고찰하였다. 저에너지 이온선의 이온과 target 원자 그리고 스퍼터된 이온과 시편원자와의 물리적, 화학적 반응기구는 반응성 이온과 보조 이온선 등의 다양한 기술에 응용될 수 있을 것으로 기대된다.

AlGaN/GaN HEMT의 채널폭 스케일링에 따른 협폭효과

임진홍,김정진,심규환,양전욱,Lim, Jin Hong,Kim, Jeong Jin,Shim, Kyu Hwan,Yang, Jeon Wook 한국전기전자학회 2013 전기전자학회논문지 Vol.17 No.1

본 연구에서는 AlGaN/GaN HEMT (High electron mobility transistor)를 제작하고 채널폭의 감소에 따른 특성의 변화를 고찰하였다. AlGaN/GaN 이종접합구조 기반의 기판 위에 채널의 길이는 $1{\mu}m$, 채널 폭은 각각 $0.5{\sim}9{\mu}m$가 되도록 전자선 리소그라피 방법으로 트랜지스터를 제작하였다. 게이트를 형성하지 않은 상태에서 채널의 면저항을 측정한 결과 sub-${\mu}m$ 크기로 채널폭이 작아짐에 따라 채널의 면저항이 급격히 증가하였으며, 트랜지스터의 문턱전압은 $1.6{\mu}m$와 $9{\mu}m$의 채널폭에서 -2.85 V 이었으며 $0.9{\mu}m$의 채널폭에서 50 mV의 변화, $0.5{\mu}m$에서는 350 mV로 더욱 큰 변화를 보였다. 트랜스컨덕턴스는 250 mS/mm 내외의 값으로부터 sub-${\mu}m$ 채널에서 150 mS/mm로 채널폭에 따라 감소하였다. 또한, 게이트의 역방향 누설전류는 채널폭에 따라 감소하였으나 sub-${\mu}m$ 크기에서는 감소가 둔화되었는데 채널폭이 작아짐에 따라 나타는 이와 같은 일련의 현상들은 AlGaN 층의 strain 감소로 인한 압전분극 감소가 원인이 되는 것으로 사료된다. AlGaN/GaN HEMTs (High electron mobility transistors) with narrow channel were fabricated and the effect of channel scaling on the device were investigated. The devices were fabricated using e-beam lithography to have same channel length of $1{\mu}m$ and various channel width from 0.5 to $9{\mu}m$. The sheet resistance of the channel was increased corresponding to the decrease of channel width and the increase was larger at the width of sub-${\mu}m$. The threshold voltage of the HEMT with $1.6{\mu}m$ and $9{\mu}m$ channel width was -2.85 V. The transistor showed a variation of 50 mV at the width of $0.9{\mu}m$ and the variation 350 mV at $0.5{\mu}m$. The transconductance of 250 mS/mm was decreased to 150 mS/mm corresponding to the decrease of channel width. Also, the gate leakage current of the HEMT decreased with channel width. But the degree of was reduced at the width of sub-${\mu}m$. It was thought that the variation of the electrical characteristics of the HEMT corresponding to the channel width came from the reduced Piezoelectric field of the AlGaN/GaN structure by the strain relief.

Bulk-Si와 PD-SOI에 형성된 SiGe p-MOSFET의 전기적 특성의 비교

최상식,최아람,김재연,양전욱,한태현,조덕호,황용우,심규환,Choi, Sang-Sik,Choi, A-Ram,Kim, Jae-Yeon,Yang, Jeon-Wook,Han, Tae-Hyun,Cho, Deok-Ho,Hwang, Yong-Woo,Shim, Kyu-Hwan 한국전기전자재료학회 2007 전기전자재료학회논문지 Vol.20 No.6

This paper has demonstrated the electrical properties of SiGe pMOSFETs fabricated on both bulk-Si and PD SOI substrates. Two principal merits, the mobility increase in strained-SiGe channel and the parasitic capacitance reduction of SOI isolation, resulted in improvements in device performance. It was observed that the SiGe PD SOI could alleviate the floating body effect, and consequently DIBL was as low as 10 mV/V. The cut-off frequency of device fabricated on PD SOI substrate was roughly doubled in comparison with SiGe bulk: from 6.7 GHz to 11.3 GHz. These experimental result suggests that the SiGe PD SOI pMOSFET is a promising option to drive CMOS to enhance performance with its increased operation frequency for high speed and low noise applications.

NiO 게이트 산화막에 의한 AlGaN/GaN MOSHFET의 전기적 특성 변화

박용운(Yong Woon Park),양전욱(Jeon Wook Yang) 한국전기전자학회 2021 전기전자학회논문지 Vol.25 No.3

AlGaN/GaN 반도체 위에 금속이 접합된 HEMT와 SiO2와 NiO를 게이트 층간막으로 갖는 MOSHFET를 제작하고 NiO 박막에 따른 효과와 특성변화의 원인을 연구하였다. HEMT 구조에서 보인 -3.79 V의 문턱전압은 SiO₂를 층간막으로 했을 때 - 5.52 V로 -1.73 V의 음방향 변화를, NiO를 층간막으로 했을 때 -2.76 V로 +1.03 V의 양방향 변화를 나타냈다. 또 NiO MOSFET의 경우 선형성이 증가하여 넓은 범위에 걸쳐 균일한 트랜스컨덕턴스 특성을 나타냈으며 0 V 이상의 게이트 전압에서는 HEMT와 SiO₂ MOSHFET보다 더 높은 값을 보였다. 게이트에 입력된 펄스신호가 -5 V∼0 V로 스윙할 때 HEMT의 포화 드레인 전류는 0.1 Hz∼10 Hz의 주파수에서 20%의 감소를 보인 뒤 그 값을 유지하였으나, NiO MOSHFET은 10 Hz에서부터 지속적으로 감소하여 서로 다른 응답특성을 보였다. The electrical characteristics of AlGaN/GaN/HEMT and MOSHFETs with NiO were studied. The threshold voltage of NiO MOSHFET revealed positive shift of +1.03 V than the -3.79 V of HEMT and negative shift of -1.73 V for SiO₂ MOSHFET. Also, NiO MOSHFET showed better linearity in drain current corresponding to gate voltage and higher transconductance at positive gate voltage than the others. The response of gate pulse with base voltage of -5 V was different for both transistors as HEMT showed 20 % drain current decrease at the frequency range of 0.1 Hz∼10 Hz and NiO MOSHFET decreased continuously above 10 Hz.

Trench isolation을 사용한 다이오드의 전기적 특성

편광의(KWANG-EUI PYUN),양전욱(JEON-WOOK YANG),조경익(KYOUNG-IK CHO),남기수(KEE-SOO NAM),박신종(SIN-CHONG PARK) 대한전자공학회 1986 대한전자공학회 학술대회 Vol.1986 No.6