http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
최진규,박창현,김윤진,김홍락,권준범,김광희,Choi, Jinkyu,Park, Changhyun,Kim, Younjin,Kim, Hongrak,Kwon, Junbeom,Kim, Gwang-Hee 한국인터넷방송통신학회 2020 한국인터넷방송통신학회 논문지 Vol.20 No.5
최근 추적 레이더는 다양한 환경에서 여러 가지 제약을 받지 않고 운용이 가능한 소형 추적 레이더 개발의 필요성을 확인하였다. 또한 소형 추적 레이더의 성능은 기존 추적 레이더와 동등 이상을 요구한다. 이런 소형 추적 레이더는 기존 추적 레이더의 소형화와 저전력화를 통해 구현할 수 있다. 본 논문에서는 소형 추적 레이더를 위한 신호처리기의 역할과 기능을 정의하고, 소형 추적 레이더를 위한 신호처리기를 구현하기 위해 필요한 디바이스 사용의 최소화를 통한 소형화와 소비 전력의 효율을 높이기 위한 방안을 제안하였다. 소형화에 대한 방안으로 상용 DDC, 통신 controller등의 디바이스 기능을 FPGA에 구현하여 소형 추적 레이더를 위한 신호처리기를 설계하였다. 또한 효율이 좋은 Switching regulator를 사용한 전원부의 설계로 저전력 신호처리기를 설계하였다. 마지막으로 구현한 소형 추적 레이더를 위한 신호처리기의 성능시험과 소형 추적 레이더에 신호처리기를 적용한 도플러 추적 시험, 거리 추적 시험으로 신호처리기를 검증하였다. Recently, the tracking radar has confirmed the necessity of developing a small tracking radar that can be operated without various restrictions in various environments. In addition, the performance of a small tracking radar requires equal to or higher than the existing tracking radar. Such a small tracking radar can be implemented through miniaturization and low power of existing tracking radar. In this paper, the role and function of a signal processor for a small tracking radar are defined and we proposed a method to increase the efficiency of power consumption and miniaturization by minimizing the use of devices required to implement a signal processor for a small tracking radar. Used as a method for miniaturization, a device processor such as DDC and communication controller was implemented in an FPGA to design a signal processor for a small tracking radar. In addition, a low-power signal processor was designed by a power supply using a highly efficient switching regulator. Finally, the signal processor was verified by the performance test of the signal processor for the small tracking radar implemented, the Doppler tracking test using the signal processor on the small tracking radar, and the distance tracking test.
소형 밀리미터파 추적 레이더를 위한 광대역 신호처리 기술 연구
최진규,나경일,신영철,홍순일,박창현,김윤진,김홍락,주지한,김소수,Choi, Jinkyu,Na, Kyoung-Il,Shin, Youngcheol,Hong, Soonil,Park, Changhyun,Kim, Younjin,Kim, Hongrak,Joo, Jihan,Kim, Sosu 한국인터넷방송통신학회 2021 한국인터넷방송통신학회 논문지 Vol.21 No.6
Recently, a small tracking radar requires the development of a small millimeter wave tracking radar having a high range resolution that can acquire and track a target in various environments and disable the target system with a single blow. Small millimeter wave tracking radar with high range resolution needs to implement a signal processor that can process wide bandwidth signals in real time and meet the requirements of small tracking radar. In this paper, we designed a signal processor that can perform the role and function of a signal processor for a small millimeter wave tracking radar. The signal processor for the small millimeter wave tracking radar requires the real-time processing of input signal of OOOMHz center frequency and OOOMHz bandwidth from 8 channels. In order to satisfy the requirements of the signal processor, the signal processor was designed by applying the high-performance FPGA (Field Programmable Gate Array) and ADC (Analog-to-digital converter) for pre-processing operations, such as DDC (Digital Down Converter) and FFT (Fast Fourier Transform). Finally, the signal processor of the small millimeter wave tracking radar was verified via performance test. 최근 소형 추적 레이더는 다양한 환경에서 표적을 획득하고, 추적하여 한 번의 타격으로 표적의 시스템을 무능화 시킬 수 있는 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더는 넓은 대역폭의 신호를 실시간으로 처리하고, 소형 추적 레이더의 성능 요구 조건을 충족할 수 있는 신호처리기의 구현이 필요하다. 본 논문에서는 소형 밀리미터파 추적 레이더의 신호처리기 역할과 기능을 수행할 수 있는 신호처리기를 설계하였다. 소형 밀리미터파 추적 레이더를 위한 신호처리기는 8채널에서 입력되는 OOOMHz의 중심주파수와 OOOMHz 대역폭의 신호를 실시간으로 처리하기를 요구한다. 신호처리기의 요구사항을 만족하기 위해 고성능 프로세서 및 ADC (Analog-to-digital converter) 적용과 FPGA (Field Programmable Gate Array)를 활용한 DDC (Digital Down Converter), FFT (Fast Fourier Transform) 등의 전처리 연산을 적용하여 신호처리기를 설계하였다. 마지막으로 소형 밀리미터파 추적 레이더를 위한 신호처리기의 성능시험을 통하여 구현한 신호처리기를 검증하였다.
철도 무선통신을 위한 단일 RF 체인을 사용하는 고이득 빔포밍 패치 ESPAR 안테나 설계 및 분석
최진규(Jinkyu Choi),장국한(Kukhan Jang),유흥균(Heung-Gyoon Ryu) 한국전자파학회 2015 한국전자파학회논문지 Vol.26 No.8
본 논문에서는 철도 통신 환경에서 신뢰성 있는 초고속 통신을 위해 3개의 소자로 구성된 패치형 ESPAR(Electronically Steerable Parasitic Array Radiator) 안테나를 기반으로 한 배열 안테나 구조를 설계하였다. ESPAR 안테나는 단일 RF-체인을 가지는 능동소자와 능동소자를 둘러싼 기생소자들로 구성되며, 기생소자들의 리액턴스를 조절하여 빔포밍이 가능하다. 패치형 ESPAR 안테나 기반의 수직 배열 안테나 구조를 제안하고, 안테나 행간 거리와 안테나 수에 따라 시뮬레이션을 하였다. 시뮬레이션 결과, 안테나 행간 거리가 λ일 때 가장 큰 빔의 이득과 지향성을 가지는 것을 확인할 수 있다. In this paper, we design an array antenna structure based on a patch ESPAR(Electronically Steerable Parasitic Array Radiator) antenna with three elements for reliable communication in high-speed railway wireless communication. The ESPAR antenna consists of the active element with a single RF-chain and the parasitic elements surrounding an active element. The ESPAR antenna is capable of beamforming by adjusting the reactance of the parasitic element. We propose a vertical array antenna structure based on the patch ESPAR antenna and simulate it according to the change of the number of antennas and the distance between antenna rows. The simulation results show that we can get the maximum beam gain and highest directivity when the distance between antenna rows is λ.