http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
우형주,최한우,배영호,최우범,Woo H-J,Choi H-W,Bae Y-H,Choi W-B 한국진공학회 2005 Applied Science and Convergence Technology Vol.14 No.2
양성자 주입과 웨이퍼접합기술을 접목한 ion-cut기술로서 SOI 웨이퍼를 제조하는 기술을 개발하였다. SRIM 전산모사에 의하면 일반 SOI 웨이퍼 (200nm SOI, 400nm BOX) 제조에는 65keV의 양성자주입이 요구된다. 웨이퍼분리를 위한 최적 공정조건을 얻기 위해 조사선량과 열처리조건(온도 및 시간)에 따른 blistering 및 flaking 등의 표면변화를 조사하였다. 실험결과 유효선량범위는 $6\~9times10^{16}H^+/cm^2$이며, 최적 아닐링조건은 $550^{\circ}C$에서 30분 정도로 나타났다. RCA 세정법으로서 친수성표면을 형성하여 웨이퍼 직접접합을 수행하였으며, IR 조사에 의해 무결함접합을 확인하였다 웨이퍼 분리는 예비실험에서 정해진 최적조건에서 이루어졌으며, SOI층의 안정화를 위해 고온열처리($1,100^{\circ}C,\;60$분)를 시행하였다. TEM 측정상 SOI 구조결함은 발견되지 않았으며, BOX(buried oxide)층 상부계면상의 포획전하밀도는 열산화막 계면의 낮은 밀도를 유지함을 확인하였다. The silicon-on-insulator (SOI) wafer fabrication technique has been developed by using ion-cut process, based on proton implantation and wafer bonding techniques. It has been shown by SRIM simulation that 65keV proton implantation is required for a SOI wafer (200nm SOI, 400nm BOX) fabrication. In order to investigate the optimum proton dose and primary annealing condition for wafer splitting, the surface morphologic change has been observed such as blistering and flaking. As a result, effective dose is found to be in the $6\~9\times10^{16}\;H^+/cm^2$ range, and the annealing at $550^{\circ}C$ for 30 minutes is expected to be optimum for wafer splitting. Direct wafer bonding is performed by joining two wafers together after creating hydrophilic surfaces by a modified RCA cleaning, and IR inspection is followed to ensure a void free bonding. The wafer splitting was accomplished by annealing at the predetermined optimum condition, and high temperature annealing was then performed at $1,100^{\circ}C$ for 60 minutes to stabilize the bonding interface. TEM observation revealed no detectable defect at the SOI structure, and the interface trap charge density at the upper interface of the BOX was measured to be low enough to keep 'thermal' quality.
RTCVD 법으로 성장한 Si1-xGex 에피막의 특성
정욱진,군영규,배영호,김광일,강봉구,손병기 ( W . J . Chung,Y . K . Kwon,Y . H . Bae,K . I . Kim,B . K . Kang,B . k. Sohn ) 한국센서학회 1996 센서학회지 Vol.5 No.2
The growth and characterization of heteroepitaxial Si_(l-x)Ge_x films grown by the RTCVD (Rapid Thermal Chemical Vapor Deposition) method were described. For the growth of Si_(l-x)Ge_x heteroepitaxial layers, SiH₄/ GeH₄ / H₂ gas mixtures were used. The growth conditions were varied to investigate their effects on the Si / Ge composition ratios, the interface abruptness and crystalline properties. The experimental data shows that the misfit threading dislocation in Si_(l-x)Ge_x / Si heteroepitaxial film of about 400 A thickness was not observed at the growth temperature of as low as 650℃, and the composition ratios of Si / Ge changed linearly with SiH₄ / GeH₄ gas mixing ratios in our experimental ranges. In the in-situ boron doping experiments, the doping abruptness would be controlled within several hundreds Å/decade.
정욱진,권영규,배영호,김광일,강봉구,손병기 ( W. J . Chung,Y . K . Kwon,Y . H . Bae,K . I . KIm,B . K . Kang,B . K . Sohn ) 한국센서학회 1996 센서학회지 Vol.5 No.1
Silicon epitaxial films of submicron level were successfully grown by the RTCVD method. For the growth of silicon epitaxial layers, SiH₂Cl₂/ H₂ gas mixtures and various process parameters including Hz prebake process were used. The growth conditions were varied to investigate their effects on the interface abruptness of doping profile, the film growth rates and crystalline properties. The crystallinity of the undoped silicon was excellent at the growth temperature of 900℃. The doping profiles were measured by SIMS technique. The abruptness of doping profile would be controlled within about 200A /decade in the structure of undoped Si / n^+ -Si substrate.
DRE 공정이 태양전지용 재생웨이퍼 특성에 미치는 영향
정동건,공대영,윤성호,서창택,이윤호,조찬섭,김봉환,배영호,이종현,Jung, D.G.,Kong, D.Y.,Yun, S.H.,Seo, C.T.,Lee, Y.H.,Cho, C.S.,Kim, B.H.,Bae, Y.H.,Lee, J.H. 한국진공학회 2011 Applied Science and Convergence Technology Vol.20 No.3
최근, 결정질 실리콘 태양전지 분야에서 저가격화와 공정의 단순화가 가장 중요한 부분으로 대두되고 있다. 특히 태양전지 가격의 대부분을 차지하고 있는 웨이퍼의 저가격화가 가장 큰 이슈로 떠오르면서, 웨이퍼의 저가격화를 실현하기 위한 최선의 방안으로 마이크로 블라스터를 이용한 재생웨이퍼 제작 방법이 대두되고 있다. 마이크로 블라스터를 이용하여 재생웨이퍼를 제작 할 경우, 표면의 요철이 형성되어 반사율이 감소되어 태양전지 내부로 입사하는 빛의 양을 증가시키는 긍정적인 효과가 있다. 또한, 공정비용이 저렴하여 태양전지 저가격화를 실현할 수 있다. 그러나, 마이크로 블라스터를 이용한 공정은 웨이퍼에 물리적인 충격을 주기 때문에 표면에 크랙이 형성되며 식각 잔여물들이 표면에 재흡착되는 단점이 있다. 본 연구에서는 이러한 단점들을 보완하기 위하여 DRE (Damage Remove Etching)를 수행하였다. DRE 공정 후 반사율과 소수 반송자 수명을 측정하여 미세 파티클과 마이크로 크랙의 제거를 확인하였고, 태양전지를 제작하여 효율에 미치는 영향을 분석하였다. 마이크로 블라스터 공정 후 웨이퍼의 소수 반송자 수명은 Bare 웨이퍼에 비해 80% 정도 감소하였으나, DRE 공정 수행 후에는 50% 까지 증가하였음을 확인할 수 있었다. 태양전지 효율을 비교해보면, DRE 공정을 수행한 웨이퍼의 경우 Bare 웨이퍼보다 약 1~2%, DRE 공정을 수행하지 않은 웨이퍼보다 약 3∼5% 증가했음을 확인하였다. of materials and simplification of process. Micro-blasting is one of the promising method for recycling of waste wafer due to their simple and low cost process. Therefore, in this paper, we make recycling wafer through the micro-blaster. A surface etched by micro-blaster forms particles, cracks and pyramid structure. A pyramid structure formed by micro-blaster has a advantage of reflectivity decrease. However, lifetime of minority carrier is decreased by particles and cracks. In order to solve this problems, we carried out the DRE(Damage Romove Etching). There are two ways to DRE process ; wet etching, dry etching. After the DRE process, we measured reflectivity and lifetime of minority carrier. Through these results, we confirmed that a wafer recycled can be used in solar cell.
Half-Bridge형 시분할방식 고주파 공진 인버터의 특성해석에 관한 연구
조규판(G. P. Cho),신금향(G. H. Shin),원재선(J. S. Won),김동희(D. H. Kim),노채균(C. G. Ro),심광렬(K. Y. Sim),배영호(Y. H. Bae) 전력전자학회 2001 전력전자학술대회 논문집 Vol.2001 No.7
A high frequency resonant inverter consisting of three unit half-bridge serial resonant inverter used as power source of induction heating at high frequency is presented in this paper. As a output power control strategy, time-sharing gate control method is applied. The analysis of the proposed circuit is generally described by using the normalized parameters. Also, according to the calculated characteristics value, a method of the circuit design and operating characteristics of the inverter is proposed. This paper proves the validity of theoretical analysis through the experiment. This proposed inverter show that it can be practically used in future as power source system for induction heating application, DC-DC converter etc.
김광일(K. I. Kim),이상환(S. H. Lee),정욱진(W. J. Chung),배영호(Y. H. Bae),권영규(Y. K. Kwon),김범만(B. M. Kim),桑野 博(H. Kuwano) 한국진공학회(ASCT) 1993 Applied Science and Convergence Technology Vol.2 No.4
Si 기판에 Ar 이온을 주입하였을 때 형성된 결함의 급속열처리 온도에 따른 성장 및 회복기구를 단면 투과전자현미경과 RB(Rutherford backscattering) spectra 그리고 thermal wave(TW) modulation reflectance법으로 분석하였다. Dose 량이 1×10^(15)㎝^(-2)의 경우에 표면에서부터 연속적인 비정질층이 형성되었으나, 그 이하의 dose량에서는 비정질층이 형성되지 않았다. 비정질층이 형성되지 않은 시편은 열처리온도가 올라감에 따라서 서서히 결함이 회복되지만 1100℃의 고온에서도 많은 결함이 소멸되지 않고 남아있었다. 그리고, 표면으로부터 연속적으로 형성된 비정질층은 열처리에 의해 재결정화가 진행되나 비정질/결정질 계면의 기복이 심하고 이로 인해 micro twin, 결함 cluster 등이 밀집된 또다른 결함층을 표면 근처에 형성하며, 이들 결함들은 고온에서도 완전히 소멸되지 않았다. Damages on Si substrate induced by Ar ion implantation and its annealing behavior during rapid thermal annealing were investigated by the cross-sectional TEM (transmission electron microscopy), RB (Rutherford backscattering) spectra and thermal wave (TW) modulation reflectance methods. Continuous amorphous layer extending to the surface were generated by Ar ion implantation for higher doses than 1×10^(15)㎝^(-2). The recrystallization of the amorphous layer proceeded as the annealing temperature increased. However the amorphous/crystal interfacial undulations caused the micro twins and damage clusters. Damage clusters generated by lower doses than 1×10^(15)㎝^(-2) disappeared slowly as the annealing temperature increased, but even at 1100℃ a few damage clusters still remained.