PGA (Pin Grid Array) 패키지의 Lead Pin의 기계적 특성에 따른 Pin Pull 거동 특성 해석

조승현,최진원,박균명,Cho, Seung-Hyun,Choi, Jin-Won,Park, Gyun-Myoung 한국마이크로전자및패키징학회 2010 마이크로전자 및 패키징학회지 Vol.17 No.1

본 논문은 $20^{\circ}$ 각도의 굽힘과 50 ${\mu}m$ 인장조건에서 PGA (Pin Grid Array) 패키지의 lead pin에 발생하는 von Mises 응력과 전 변형률 에너지 밀도를 lead pin 소재의 열처리 온도 조건에 따라 유한요소법을 이용하여 해석하였다. 해석결과에 따르면 lead pin의 코너부와 리드핀의 헤드부와 솔더의 경계면이 국부적으로 응력이 집중되는 가장 취약한 위치이며 lead pin의 열처리 온도가 높을수록 발생하는 최대 응력과 변형률 에너지 밀도가 낮아져서 신뢰성이 우수한 것으로 판단된다. 또한 lead pin의 코너부에 라운드가공을 하면 헤드부와 솔더의 경계면에서 발생하는 von Mises 응력과 전변형률 에너지 밀도가 감소하였다. 이와 같은 해석결과는 전 변형률 에너지 밀도가 증가할수록 솔더의 피로수명이 감소하는 연구결과에 미루어볼 때 열처리를 통해 리드핀의 기계적특성을 변경하면 PGA 패키지의 신뢰성을 향상시킬 수 있음을 의미한다. 따라서, 리드핀의 형상최적화와 열처리를 통한 최적화된 소재특성을 통해 PGA 패키지의 신뢰성 향상이 요구된다. In this study, von Mises stress and total strain energy density characteristics of lead pin in PGA (Pin Grid Array) packages have been calculated by using the FEM (Finite Element Method). FEM computation is carried out with various heat treatment conditions of lead pin material under $20^{\circ}$ bending and 50 mm tension condition. Results show that von Mises stress locally concentrated on lead pin corners and interface between lead pin head and solder. von Mises stress and total strain energy density decrease as heat treatment temperature of lead pin increases. Also, round shaped corner of lead pin decreases both von Mises stress and total strain energy density on interface between lead pin head and solder. This means that PGA package reliability can be improved by changing the mechanical property of lead pin through heat treatment. This has been known that solder fatigue life decreases as total strain energy density of solder increases. Therefore, it is recommended that both optimized lead pin shape and optimized material property with high lead pin heat treatment temperature determine better PGA package reliability.

사각 프리폼 블로우 성형 특성에 관한 수치적 연구

조승현,송민재,이동원,고영배,Cho, Seung-Hyun,Song, Min-Jae,Lee, Dong-Won,KO, Young-Bae 한국금형공학회 2015 한국금형공학회지 Vol.9 No.3

This study presents the preform injection molding and the blow molding of the injection stretch-blow molding process for PET bottles. The numerical analysis of the injection molding and the blow molding of a preform is considered in this paper using CAE with a view to minimize the warpage and the thickness. In order to determine the design parameters and processing conditions in injection/blow molding, it is very important to establish the numerical model with physical phenomenon. In this study, we appropriately predicted the warpage, deformation and thickness distribution along the product walls.

PGA (Pin Grid Array) 패키지의 응력해석 및 Lead Pin 형상설계

조승현,최진원,Cho, Seung-Hyun,Choi, Jin-Won 한국마이크로전자및패키징학회 2011 마이크로전자 및 패키징학회지 Vol.18 No.2

솔더와 PCB Cu 패드와 솔더 경계면에서 발생하는 수직응력과 수평응력을 분석하여 PGA 패키지의 신뢰성 향상을 위한 리드핀의 형상설계에 대한 연구를 수행하였다. 이와 같은 연구를 위해 리드핀의 $20^{\circ}$ 각도 굽힘 변형과 50 ${\mu}m$ 인장조건에서 4인자 3수준의 다구찌 최적설계와 유한요소해석을 수행하였다. 해석결과에 의하면 리드핀의 헤드곡면과 PCB Cu 패드가 접촉하는 폭(d2)이 솔더에서 발생하는 응력감소에 가장 큰 영향을 미치는 인자로 계산되었다. 또한, 다 구찌법의 파라메타 설계에 의해 기존 리드핀 형상모델에 비해 약 18.7%의 등가 von Mises 응력이 감소하는 형상을 도출하였다. 한편, 최대 수직응력이 발생하는 위치가 PCB의 Cu 패드와 솔더의 외곽이 접촉하는 위치이고 최대 수평응력이 발생하는 위치가 SR 층과 솔더의 외곽표면이 접촉하는 위치임을 파악하여, PGA 패키지의 박리 불량은 솔더의 외곽부터 발생하여 내부로 진행될 것으로 예측되었다. Research about the geometry design of lead pin was carried based on the normal or shear stress of the interface between a lead pin and a PCB in terms of delamination failure. The taguchi method with four design factors of three levels and FEA(Finite element Analysis) are carried under $20^{\circ}$ bending and 50 ${\mu}m$ tension of lead pin. The contact width, d2, between head round and copper pad in PCB is the highest affection factor among design factors by analysis of contribution analysis. Equivalent von Mises stress of 18.7% reduction design is obtained by the parameter design of the taguchi method. Maximum normal stress occurred at contact position between solder outer surface and a Cu pad in PCB. Also, maximum shear stress happened at contact position between solder outer surface and SR layer of PCB. From these calculated results, delamination of the PGA package may be occurred from outer interface of solder to inner interface of solder.

수치해석을 이용한 임베딩 패키지 솔더 조인트의 신뢰성에 미치는 에이징 효과 연구

조승현,장준영,고영배,Cho, Seunghyun,Jang, Junyoung,Ko, Youngbae 한국마이크로전자및패키징학회 2018 마이크로전자 및 패키징학회지 Vol.25 No.1

본 논문에서는 임베딩 패키지의 솔더 조인트 신뢰성에 미치는 솔더 조인트의 에이징 효과를 유한요소법에 의한 수치해석을 통해 연구하였다. SAC305 솔더 조인트의 에이징 시간은 0, 60, 180 일이 적용되었고 신뢰성 분석을 위해 패키지 휨, ECS(Equivalent Creep Strain) 및 TSED(Total Strain Energy Density)이 분석되었다. 연구결과에 따르면 임베딩 패키지의 휨이 비임베딩 패키지에 비해 감소하여 임베딩 패키지내 솔더 접합부의 신뢰성이 높을 것으로 예측되었다. 또한, 에이징 시간이 길수록 임베디드 패키지의 휨이 감소하지만 솔더 조인트의 신뢰성 수명도 감소할 것으로 분석되었다. In this paper, the effects of solder joint aging on the reliability of embedded package solder joints were investigated using numerical analysis by finite element method. Solder joints were SAC305 with aging time 0, 60, 180 days. For reliability analysis, warpage of package and equivalent creep strain (ECS) and total strain energy density (TSED) of solder joint were analyzed. The analysis results show that the package warpage is decreased in the case of the embedded package compared to the non embedded package, and the reliability life of the solder joint is predicted to be high. Also, it was interpreted that the longer the aging time, the less the warpage of the embedded package, but the reliability life of the solder joint would be shortened.

적외선검출기 READOUT CONTROLLER 개발

조승현,진호,남욱원,차상목,이성호,육인수,박영식,박수종,한원용,김성수,Cho, Seoung-Hyun,Jin, Ho,Nam, Uk-Won,Cha, Sang-Mok,Lee, Sung-Ho,Yuk, In-Soo,Park, Young-Sik,Pak, Soo-Jong,Han, Won-Yong,Kim, Sung-Soo 한국천문학회 2006 天文學論叢 Vol.21 No.2

We have developed a control electronics system for an infrared detector array of KASINICS (KASI Near Infrared Camera System), which is a new ground-based instrument of the Korea Astronomy and Space science Institute (KASI). Equipped with a $512{\times}512$ InSb array (ALADDIN III Quadrant, manufactured by Raytheon) sensitive from 1 to $5{\mu}m$, KASINICS will be used at J, H, Ks, and L-bands. The controller consists of DSP(Digital Signal Processor), Bias, Clock, and Video boards which are installed on a single VME-bus backplane. TMS320C6713DSP, FPGA(Field Programmable Gate Array), and 384-MB SDRAM(Synchronous Dynamic Random Access Memory) are included in the DSP board. DSP board manages entire electronics system, generates digital clock patterns and communicates with a PC using USB 2.0 interface. The clock patterns are downloaded from a PC and stored on the FPGA. UART is used for the communication with peripherals. Video board has 4 channel ADC which converts video signal into 16-bit digital numbers. Two video boards are installed on the controller for ALADDIN array. The Bias board provides 16 dc bias voltages and the Clock board has 15 clock channels. We have also coded a DSP firmware and a test version of control software in C-language. The controller is flexible enough to operate a wide range of IR array and CCD. Operational tests of the controller have been successfully finished using a test ROIC (Read-Out Integrated Circuit).

선박 추진 장치를 위한 저속영역에서 최대토크를 가지는 고출력 BLDC 모터의 설계

조승현,빈재구,조수억,최철,김철우,Cho, Seung-Hyun,Bin, Jae-Gu,Cho, Soo-Eok,Choi, Chul,Kim, Chul-Woo 전력전자학회 2004 전력전자학회 논문지 Vol.9 No.2

본 논문은 선박 추진 장치를 위한 저속 영역에서 최대 토크를 내는 대용량 BLDCM(Brushless DC motor)의 설계에 관한 연구이다. 기존의 추진 장치용 모터는 직류기 및 권선형 유도 전동기 등을 사용함으로 인하여 유지 보수가 필요하였다. 본 논문에서는 유지 보수가 필요 없고 저속에서 큰 토크를 발생 할 수 있는 BLDCM 설계를 하였다. 설계시 출력 리플 및 진동, 소음을 유발하는 코깅 토크 저감을 고려하기 위해 설계변수로 공극길이와 자극 각 등을 취하여 이의 변화에 대한 최저 코깅 토크를 가지는 최적형상을 구하고, 전동기 특성을 FEM과 Maxwell stress tensor법을 이용하여 해석하였다. 최저의 코깅 토크를 가지며 저속영역에서 최대 토크를 발생 할 수 있는 선박 추진 장치용 SPM type의 BLDCM을 설계하였다. Recently, development of rare earth permanent magnet with the high remanence, high coercivity allows the design of brushless motors with very high efficiency over a wide speed range. Cogging torque is produced in a permanent magnet by magnetic attraction between the rotor mounted permanent magnet and the stator teeth. It is an undesired effect that contributes to output ripple, vibration, and noise of machine. This cogging torque can be reduced by variation of magnet arc length, airgap length, magnet thickness, shifting the magnetic pole and varying the radial shoe depth and etc. In this paper, some airgap length and magnet arc that reduce cogging torque are found by finite element method(FEM) and Maxwell stress tensor method. The SPM(Surface Permanent Magnet) type of high-power Brushless DC (BLDC) motor is optimized as a sample model.

Elastic Textile Fabric Composite with High Electrical Conductivity as a Strain Sensor for Large Deformation

조승현,강태수,이준영,Cho, Seung-Hyun,Kang, Tae-Su,Lee, Jun-Young The Korean Fiber Society 2007 한국섬유공학회지 Vol.44 No.2

Elastic polypyrrole (PPy)/textile fabric composites with high electrical conductivity were prepared by coating PPy on an elastic nylon/spandex fabric through chemical and electrochemical oxidation of pyrrole in sequence. The electrical resistivity of the composite was extremely low as $0.2\;{\Omega}cm$ at fairly low PPy content. We investigated the effects of the preparation conditions on the properties of the resulting fabric such as PPy content, surface morphology and electrical conductivity. We also studied mechanoelectrical properties of the elastic fabric by measuring the change of electrical resistance during extension of the fabric, observing monotonic increase of the electrical resistance with the elongation. We suggest that electrically conducting elastic fabric can be used as a strain sensor for large deformation.

인쇄회로기판 $B^2it$(Buried Bump Interconnection Technology) 구조의 열적-기계적 거동특성 해석

조승현,장태은,Cho, Seung-Hyun,Chang, Tae-Eun 한국마이크로전자및패키징학회 2009 마이크로전자 및 패키징학회지 Vol.16 No.2

Although thin PCBs(Printed Circuit Boards) have recently been required for high density interconnection, high electrical performance, and low manufacturing cost, the utilization of thin PCBs is severely limited by warpage and reliability issues. Warpage of the thin PCB leads to failure in solder-joints and chip. The $B^2it$(Buried Bump Interconnection Technology) for PCB has been developed to achieve a competitive manufacturing price. In this study, chip temperature, package warpage, chip stress and solder-joints stress characteristics of the PCB prepared with $B^2it$ process have been calculated using thermo-mechanical coupled analysis by the FEM(Finite Element Method). FEM computation was carried out with the variations in bump shapes and kinds of materials under 1.5W power of chip and constant convection heat transfer. The results show that chip temperature distribution reached more quickly steady-state status with PCB prepared with $B^2it$ process than PCB prepared with conventional via interconnection structure. Although $B^2it$ structures are effective on low package warpage and chip stress, with high strength bump materials arc disadvantage for low stress of solder-joints. Therefore, it is recommended that optimized bump shapes and materials in PCB design should be considered in terms of reliability characteristics in the packaging level. 최근 인쇄회로기판(PCB)의 제품트랜드는 박형화, 고밀도화로 대표되지만 휨(Warpage) 억제, 신뢰성확보와 같은 기술적 난제로 인해 박형화와 고밀도화에 많은 제약을 받고 있다. $B^2it$(Buried Bump Interconnection Technology) 공법은 기판의 핵심공정 중 하나인 드릴링 공정이 생략되어 인쇄회로기판을 낮은 제조비용으로 박형화할 수 있는 기술로 개발되고 있다. 본 논문은 $B^2it$공법이 적용된 인쇄회로기판의 열적-기계적 거동특성을 유한요소해석(FEA)을 통해 고찰한 논문으로서 패키징레벨에서 방열효과와 신뢰성 등에 벙프의 재료, 형상 등이 미치는 영향 등을 분석하였다. 해석결과에 의하면 $B^2it$공법이 적용한 인쇄회로기판은 기존 비아구조를 가진 인쇄회로기판에 비해 칩에서 발생하는 열의 확산이 신속하고 패키징의 휨을 억제하는데도 유리하며 칩에서 발생하는 응력도 낮추지만 솔더-조인트의 응력은 증가시키게 된다. 따라서 패키징의 신뢰성을 향상시키기 위해서는 범프의 형상, 재료 등을 패키징을 구성하고 있는 모든 요소들을 고려하여 최적화하는 것이 필요하다.

WDM-PON 시스템용 저가형 Fiber Grating Laser의 제작 및 성능 분석

조승현,이우람,이지현,박재동,김병휘,강민호,신동욱,Cho, Seung-Hyun,Lee, Woo-Ram,Lee, Jie-Hyun,Park, Jae-Dong,Kim, Byoung-Whi,Kang, Min-Ho,Shin, Dong-Wook 한국광학회 2005 한국광학회지 Vol.16 No.1

Fiber-Bragg-grating external cavity laser(FGL) modules were fabricated and experimentally analyzed. Proposed as a cost-effective solution for optical sources in the WDM-PON access network, FGL modules were packaged to TO-CAN type. We obtained a low threshold current of 13 mA, and an optical output power of 3.6 mW with a bias current of 60 mA at $25^{\circ}C$. The lasing wavelength dependencies on current and temperature were as small as 5.2 pm/mA and 30 pm/$^{\circ}C$, respectively. These change rates of the wavelength with the temperature and current are smaller than those of the DFB laser. Single-mode oscillations with the side-mode suppression ratio(SMSR) over 30 dB are maintained above the threshold current level. The FGL modules can be directly modulated at 155 Mbps, PRBS(2$^{23}$ -1) NRZ signal. Through the BER plots, we did not see the significant degradations before and after the transmission over 20km of the SMF at 155 Mb/s. 광섬유 브라그 격자를 외부 공진기로 사용하는 레이저 다이오드(이하 FGL : fiber grating laser 이라 약칭함)를 제작한 후 그 성능을 실험적으로 측정하고 분석하였다. FGL을 WDM기반의 수동형 광 가입자망 시스템에 적용하기 위해서는 저가 구현이 필수적이며, 이를 위해, TO-CAN 형태의 모듈로 패키징하였다. 제작된 FGL의 동작 전류 대 광 출력 특성을 측정한 결과, $25^{\circ}C$에서 60 mA일때 약 3.6 mW를 얻을 수 있었고 주입 전류 변화에 따른 발진 파장의 변화율은 5.2 pm/mA이었다. 또한, FGL의 온도 변화에 따른 발진 파장의 변화율은 30 pm/$^{\circ}C$로 주변 온도 변화에 대한 발진 파장의 안정도가 매우 우수함을 확인하였다. 문턱 전류 이상의 동작전류 영역에서 각각 30 dB 이상의 양호한 주변 모드 억압비(SMSR)를 얻을 수 있었고, 단일 종 모드 발진 특성을 유지함을 확인하였다. 제작된 FGL의 전송 성능을 분석하기 위하여 155 Mb/s의 NRZ 신호로 직접 변조 실험을 수행하였다. BER 성능을 측정한 결과. 단일 모드 광섬유 20 km를 통과하더라도 광경로 파워 페널티가 발생하지 않았고 수신파워가 -37.5 dBm 이상에서 BER<$10^{-9}$ 을 얻을 수 있었다.

수치해석을 이용한 FCCSP용 Embedded PCB의 Cavity 구조에 따른 거동특성 연구

조승현,이상수,Cho, Seunghyun,Lee, Sangsoo 한국마이크로전자및패키징학회 2020 마이크로전자 및 패키징학회지 Vol.27 No.1

본 논문에서는 FEM(유한요소) 기법을 사용하여 FCCSP용 임베디드 PCB의 캐비티 구조와 프리프레그 재료의 종류에 따라 PCB에서 발생한 warpage와 von Mises 응력 해석을 수행하였다. 유한요소 해석에는 1/2 substrate 모델과 정적해석이 적용되었다. warpage 해석 결과에 의하면 칩이 실장되는 캐비티와 칩의 간격이 증가할수록 warpage가 증가하였고, 탄성계수와 열팽창계수가 높은 프리프레그 재료를 적용했을 때 warpage가 증가하였다. 응력의 해석결과에 따르면 칩이 실장되는 캐비티와 칩의 간격의 영향은 프리프레그 재료에 따라 다르게 나타났다. 즉 열팽창계수가 코어재료보다 월등히 높은 재료를 적용했을 때 칩이 실장되는 캐비티와 칩의 간격이 증가할수록 응력이 증가하였고, 열팽창계수가 코어재료보다 낮은 프리프레그를 적용하면 응력이 감소하였다. 이와 같은 결과는 신뢰성 관점에서 실장된 칩이 실장되는 캐비티의 구조와 프리프레그 재료간 상관관계가 있음을 시사하고 있다. In this paper, we used FEM technique to perform warpage and von Mises stress analysis on PCB according to the cavity structures of embedded PCB for FCCSP and the types of prepreg material. One-half substrate model and static analysis are applied to the FEM. According to the analysis results of the warpage, as the gap between the cavity and the chip increased, warpage increased and warpage increased when prepreg material with higher modularity and thermal expansion coefficient was applied. The analysis results of the von Mises stress show that the effect of the gap between the cavity and the chip varies depending on prepreg material. In other words, when material whose coefficient of thermal expansion is significantly higher than that of core material, the stress increased as the gap between the cavity and the chip increased. When the prepreg with the coefficient of thermal expansion lower than the core material is applied, the result of stress is opposite. These results indicate that from a reliability perspective, there is a correlation between the structure of the cavity where embedded chips are loaded and prepreg material.