http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
이원재,이재형,박경환,이정환,임규호,강형근,고봉진,박무훈,하판봉,김영희,Yi, Won-Jae,Lee, Jae-Hyung,Park, Kyung-Hwan,Lee, Jung-Hwan,Lim, Gyu-Ho,Kang, Hyung-Geun,Ko, Bong-Jin,Park, Mu-Hun,Ha, Pan-Bong,Kim, Young-Hee 한국정보통신학회 2006 한국정보통신학회논문지 Vol.10 No.3
본 논문에서 는 플래쉬 셀을 사용하여 수동형 UHF RFID 태그 칩에 사용되는 저전력 1Kb 동기식 EEPROM을 설계하였다. 저전력 EEPROM을 구현하기 위한 방법으로 다음과 같은 4가지 방법을 제안하였다. 첫째, VDD(=1.5V)와 VDDP(=2.5V)의 이중 전원 공급전압 방식을 사용하였고, 둘째, 동기식 회로 설계에서 클럭(clock) 신호가 계속 클럭킹(clocking)으로 인한 스위칭 전류(switching current)가 흐르는 것을 막기 위해 CKE(Clock Enable) 신호를 사용하였다. 셋째, 읽기 사이클에서 전류 센싱(current sensing) 방식 대신 저전력 소모를 갖는 clocked inverter를 사용한 센싱 방식을 사용하였으며, 넷째, 쓰기 모드시 Voltage-up 변환기(converter) 회로를 사용하여 기준전압 발생기(Reference Voltage Generator)에는 저전압인 VDD를 사용할 수 있도록 하여 전력 소모를 줄일 수가 있었다. $0.25{\mu}m$ EEPROM 공정을 이용하여 칩을 제작하였으며, 1Kb EEPROM을 설계한 결과 읽기 모드와 쓰기 모드 시에 소모되는 전력은 각각 $4.25{\mu}W$와 $25{\mu}W$이고, 레이아웃 면적(layout area)은 $646.3\times657.68{\mu}m^2$이다. In this paper, a low-power 1Kb synchronous EEPROM is designed with flash cells for passive UHF RFID tag chips. To make a low-power EEPROM, four techniques are newly proposed. Firstly, dual power supply voltages VDD(1.5V) and VDDP(2.5V), are used. Secondly, CKE signal is used to remove switching current due to clocking of synchronous circuits. Thirdly, a low-speed but low-power sensing scheme using clocked inverters is used instead of the conventional current sensing method. Lastly, the low-voltage, VDD for the reference voltage generator is supplied by using the Voltage-up converter in write cycle. An EEPROM is fabricated with the $0.25{\mu}m$ EEPROM process. Simulation results show that power dissipations are $4.25{\mu}W$ in the read cycle and $25{\mu}W$ in the write cycle, respectively. The layout area is $646.3\times657.68{\mu}m^2$.
다공성 흑연 소재를 이용한 바나듐 도핑된 반절연 SiC 단결정 성장의 특성 연구
이동훈,김황주,김영곤,최수훈,박미선,장연숙,이원재,정광희,김태희,최이식,Lee, Dong-Hun,Kim, Hwang-Ju,Kim, Young-Gon,Choi, Su-Hun,Park, Mi-Seon,Jang, Yeon-Suk,Lee, Won-Jae,Jung, Kwang-Hee,Kim, Tae-Hee,Choi, Yi-Sik 한국결정성장학회 2016 한국결정성장학회지 Vol.26 No.6
본 연구에서는 다공성 흑연 캡슐에 Vanadium carbide(VC) 분말을 채워 성장시킨 방법과 SiC 분말과 VC 분말을 혼합하여 다공성 흑연판을 그 위에 덮은 후 성장시키는 방법으로 진행하였으며, 성장된 결정들은 여러 분석방법을 사용하여 각각의 특성들을 관찰하였다. 반절연 SiC 성장은 6H-SiC 종자 결정을 사용하여 PVT(Physical Vapor Transport)법으로 성장을 진행하였다. 반절연으로 성장된 SiC 결정은 XRD를 이용하여 6H-SiC인 것을 확인하였으며, SIMS 분석결과 바나듐 도핑 농도가 바나듐 용해의 한계값 보다 높을 경우 석출물이 발생되며, 결정 품질 저하의 원인이 됨을 확인할 수 있었다. Vanadium-doped SiC crystals have been grown by using a porous graphite inner crucible filled with vanadium carbide (VC) and by using a porous graphite plate and SiC + VC powders, respectively. Semi-insulating SiC crystals were grown onto the 6H-SiC seed crystals by PVT (Physical Vapor Transport) method. The grown crystals were indicated to be 6H-SiC polytype by XRD. As result of SIMS analysis, vanadium-rich precipitates were observed when the vanadium concentration was relatively higher than the maximum solubility of vanadium ($3-5{\times}10^{17}cm^{-3}$) in vanadium-doped SiC crystals, which resulted in degradation of crystal quality.
유정용 강관의 미세조직 및 기계적 성질에 미치는 열처리의 영향
최종민(Jong-Min Choi),노상우(Sang-Woo Noh),이원재(Won-Jae Yi) 한국산학기술학회 2017 한국산학기술학회논문지 Vol.18 No.5
본 연구에서는 유정용 강관의 열처리 조건에 따른 미세조직 및 기계적 성질을 조사하였다. 실험에 사용된 유정용 강관의 종류는 J55 강재를 사용 하였고, 열처리 조건은 각각 오스테나이트 처리온도 (880℃, 910℃, 940℃), 냉각방식 (수냉, 유냉), 템퍼링 온도 (미실시, 550℃, 650℃) 이다. 열처리 조건에 따라 얻어지는 미세조직을 예측하기 위해 J55 강재의 화학적 성분을 기준으로 평형상태도와 CCT 곡선을 시뮬레이션 하였으며, 그 결과 A1, A3 온도가 약 20℃ 감소 하는 결과를 얻을 수 있었다. 냉각속도에 따라 마르텐사이트, 베이나이트, 페라이트등 예상되는 미세조직을 정성적으로 알 수 있었고 이 결과는 실제 실험값과 유사한 양상을 나타내었다. 오스테나이트 처리온도가 증가 함에 따라 구 오스테나이트 결정립이 조대화 되었으며, 특히 920℃ 이상에서 결정립 크기가 급격히 증가하였다. 따라서 결정립 미세화 효과에 따라 경도와 강도는 감소 하였다. 열처리 조건이 변화함에 따라 마르텐사이트, 베이나이트, 페라이트 등 다양한 조직이 생성되었으며, 이는 경도, 강도 및 연신율에 큰 영향을 미쳤다. 수냉의 경우 마르텐사이트 조직이, 유냉의 경우 베이나이트와 페라이트 조직이 형성되었으며 수냉한 시편이 더 우수한 기계적 성질을 나타내었다. 템퍼링 처리후 마르텐사이트 조직 내에 FeC 석출물이 생성되었고 템퍼링 처리온도가 증가함에 따라 FeC석출물이 조대화되면서 인성이 향상되었다. This study examined the effect of heat treatment on the microstructure and mechanical properties of J55 line pipe steel. The experiments were carried out at under the following various conditions: austenization temperature(880℃, 910℃, 940℃), cooling methods(water quenching, oil quenching) and tempering temperature(none, 550℃, 650℃). The phase diagram and CCT curve were simulated based on the chemical composition of J55 steel to predict the microstructures. In the results, A1, A3 temperature decreased. As the austenization temperature increased, existing austenite grains grew exponentially which seriously degraded their mechanical properties. Various microstructures, including martensite, bainite, ferrite, and pearlite, developed in accordance with the heat treatments and were closely correlated with hardness, tensile strength and toughness. Martensite was formed after water quenching, but bainite and ferrite appeared after oil quenching. FeC precipitation formed and coarsened during tempering, which improved their toughness.