http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
DiffServ 방식의 Assured Service를 위한 자원 할당 및 RIO 변수 설정 방안의 제안
허경,이형섭,신동범,엄두섭,차균현,Hur, Kyeong,Lee, Heyung-Sub,Shin, Dong-Beom,Eom, Doo-Seop,Tchah, Kyun-Hyon 한국통신학회 2002 韓國通信學會論文誌 Vol.27 No.6C
본 논문은 DiffServ 방식의 Assured Service에 대한 서비스 제공 방안으로서 Assured Service 서브 클래스별로 할당하는 대역폭의 양을 차별화하여 요구되는 버퍼 크기에 따라 서브 클래스별로 보장하는 최대 지연시간을 상대적으로 차등화 하였다. 또한 In-profile 트래픽에 대한 수율과 링크 이용률을 극대화 시킬 수 있도록 네트워크 토폴로지와 Assured Service 서브 클래스별로 할당되는 대역폭의 비율에 따라 결정되는 버퍼 크기를 기준으로 RIO 변수 값을 설정하고 접속제어의 기준이 되는 출력링크 대역폭의 크기를 설정하는 방안을 제안하였다. 시물레이션 결과는 제안하는 방식을 통해 Assured Service에 대한 서비스 수용 용량을 도출할 수 있고, 제안된 RIO 변수 값을 적용하여 In-profile 트래픽의 수율 및 링크 이용률을 극대화시킬 수 있음을 보인다. In this paper, we relatively differentiate maximum delay for each Assured Service subclass in Differentiated Services by allocating bandwidth to each subclass differently. To maximize the throughput for the In-profile traffic and the link utilization, we propose a Cofiguration method of RIO and the admission control criterion based on the buffer size determined by the network topology and the ratio of bandwidth allocated to each subclass. Simulation results show that the proposed method can calculate the capacity to guarantee the QoS for the Assured Service and maximize the throughput for the In-profile traffic and the link utilization by applying the RIO parameter values set through the proposed configuration method.
eSeal용 DSSS 방식 모뎀의 동기 탐색 최적 구조 설계
명승일,이형섭,박형래,서동선,Myong, Seung-Il,Lee, Heyung-Sub,Park, Hyung-Rae,Seo, Dong-Sun 한국전기전자학회 2008 전기전자학회논문지 Vol.12 No.2
본 논문에서는 2.45 GHz RFID eSeal(electrical seal)의 표준 ISO/IEC 18185-5와 24730-2의 물리적 계층을 지원하는 기저대역 모뎀의 동기 탐색 구조 설계에 대해 연구하였다. DSSS 모뎀 설계 시, 수신기에서 가장 중요한 기능인 코드 획득 및 추적 구조를 설계하였고 고려되어야 할 각 파라미터들에 대해서 살펴보았다. 제안된 모뎀의 데이터 전송률은 59.7 Kbps이며, PN 칩 전송률은 30.521875 Mcps로써 프로세싱 이득(Processing Gain)이 27 dB이다. 그러므로 상기 표준의 변조 특성은 현재 비슷한 모뎀 구조로 사용되고 있는 IEEE 802.11b 규격(프로세싱 이득이 10dB)에 비해 잡음에 대한 내성이 17dB 우수하다. 그러므로 상기 표준에 적합 한 모뎀의 동기 탐색 구조를 제시 하였다. In this paper, we study an optimum design of search synchronization structure for Baseband Modem to support ISO/IEC 18185-5 and 24730-2 Standard. For DSSS Modem, we design the code acquisition and tracking structure which are important in receiver operation, and examine the parameters to be considered. The data and PN chip transmission rates and processing gain of the proposed modem are 59.7 kbps, 30.521875 Mcps, and 27 dB, respectively. This indicates that the noise immunity of the proposed modem is 17dB better than IEEE 802.11b (Processing gain : 10dB). Therefore, we design the optimum structure for the modem search synchronization which is compatible to the proposed modem standard.
전자선 직접묘사에 의한 Deep Submicron NMOSFET 제작 및 특성
이진호,김천수,이형섭,전영진,김대용,Lee, Jin-Ho,Kim, Cheon-Soo,Lee, Heyung-Sub,Jeon, Young-Jin,Kim, Dae-Yong 한국전자통신연구원 1992 전자통신 Vol.14 No.1
전자선 직접묘사 (E-beam direct writing lithography) 방법을 이용하여 $0.2\mum$ 과 $0.3\mum$ 의 게이트길이를 가지는 NMOS 트랜지스터를 제작하였다. 게이트만 전자선 직접묘사 방법으로 정의하고 나머지는 optical stepper를 이용하는 Mix & Match 방식을 사용하였다. 게이트산화막의 두께는 최소 6nm까지 성장시켰으며, 트랜지스터구조로서는 lightly-doped drain(LDD) 구조를 채택하였다. 짧은 채널효과 및 punch through를 줄이기 위한 방안으로 채널에 깊이 붕소이온을 주입하는 방법과 well을 고농도로 도핑하는 방법 및 소스와 드레인에 $p^-$halo를 이온주입하는 enhanced lightly-doped drain(ELDD) 방법을 적용하였으며, 제작후 성능을 각각 비교하였다. 제작된 $0.2\mum$의 게이트길이를 가지는 소자에서는 문턱전압과 subthreshold기울기는 각각 0.69V 및 88mV/dec. 이었으며, Vds=3.3V에서 측정한 포화 transconductance와 포화 드레인전류는 각각 200mS/mm, 0.6mA/$\mum$이었다. $0.3\mum$소자에서는 문턱전압과 subthreshold 기울기는 각각 0.72V 및 82mV/dec. 이었으며, Vds=3.3V에서 측정한 포화 transconductance는 184mS/mm이었다. 이러한 결과는 전원전압이 3.3V일 때 실제 ULSI에 적용가능함을 알 수 있다.
범효,송인찬,장경희,신동범,이형섭,Fan, Xiao,Song, In-Chan,Chang, Kyung-Hi,Shin, Dong-Beom,Lee, Heyung-Sub The Korea Institute of Information and Commucation 2008 韓國通信學會論文誌 Vol.33 No.8A
Both EPCglobal Generation-2 (Gen2) for passive RFID systems and Intelleflex for semi-passive RFID systems use probabilistic slotted ALOHA with Q algorithm, which is a kind of dynamic framed slotted ALOHA (DFSA), as the tag anti-collision algorithm. A better tag anti-collision algorithm can reduce collisions so as to increase the efficiency of tag identification. In this paper, we introduce and analyze the estimation methods of the number of slots and tags for DFSA. To increase the efficiency of tag identification, we propose two new tag anti-collision algorithms, which are Chebyshev's inequality (CHI) algorithm and hybrid Q algorithm, and compare them with the conventional Q algorithm and adaptive adjustable framed Q (AAFQ) algorithm, which is mentioned in Part I. The simulation results show that AAFQ performs the best in Gen2 scenario. However, in Intelleflex scenario the proposed hybrid Q algorithm is the best. That is, hybrid Q provides the minimum identification time, shows the more consistent collision ratio, and maximizes throughput and system efficiency in Intelleflex scenario.