MPEG 시스템용 다중 작업에 적합한 양방향 버스 구조

전치훈,연규성,황태진,위재경,Jun Chi-hoon,Yeon Gyu-sung,Hwang Tae-jin,Wee Jae-Kyung 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.4

This paper proposes the novel synchronous segmented bus architecture that has the pipeline bus architecture based on OCP(open core protocol) and the memory-oriented bus for MPEG system. The proposed architecture has bus architectures that support the memory interface for image data processing of MPEG system. Also it has the segmented hi-directional multiple bus architecture for multitasking processing by using multi -masters/multi - slave. In the scheme address of masters and slaves are fixed so that they are arranged for the location of IP cores according to operational characteristics of the system for efficient data processing. Also the bus architecture adopts synchronous segmented bus architecture for reuse of IP's and architecture or developed chips. This feature is suitable to the high performance and low power multimedia SoC systum by inherent characteristics of multitasking operation and segmented bus. Proposed bus architecture can have up to 3.7 times improvement in the effective bandwidth md up to 4 times reduction in the communication latency. 본 논문은 OCP(Open Core Protocol)에 호환되는 파이프라인 구조를 가진 시스템 버스와 MPEG 시스템에 적합한 메모리 버스로 구성된 계층 구조를 가지는 새로운 동기 세그먼트 버스를 제안한다. 이 구조는 MPEG 시스템의 모바일 제품에 사용되는 영상 데이터 처리를 위한 메모리 인터페이스에 기반을 둔 버스 구조와 멀티 마스터와 멀티 슬레이브를 사용하여 고성능의 다중 처리를 위한 양방향 다중 버스 구조(hi-direction multiple bus architecture)를 가진다. 효율적인 데이터 처리를 위하여 파이프라인 스테이지와 결합된 마스터와 슬레이브의 주소번지가 latency를 결정하며, 시스템의 특성에 따라서 각각의 IP 코어를 배치하였다. 제안된 버스는 저전력 구현을 위하여 세그먼트 버스 구조를 가지고, 멀티미디어 SoC 시스템의 성능 저하 없이 다중 작업이 가능한 구조를 가지며 확장이 가능하다. 제안된 버스 구조는 AMBA와 비교하였을 때 bandwidth는 3.7배 증가하였고 latency는 0.25배 감소하였다.

(hfac)Cu(vtmos)의 액체분사법에 의한 TiN 기판상 구리박막의 유기금속 화학증착 특성

전치훈,김윤태,김대룡,Jun, Chi-Hoon,Kim, Youn-Tae,Kim, Dai-Ryong 한국재료학회 1999 한국재료학회지 Vol.9 No.12

We have carried out copper MOCVD(metalorganic chemical vapor deposition) onto the reactive sputtered PVD-TiN and rapid thermal converted RTP-TiN substrates using direct liquid injection for effective delivery of the (hfac)Cu(vtmos) [$C_{10}H_{13}O_{5}CuF_{6}$Si: 1,1,1,5,5,5-hexafluoro-2,4- pentadionato (vinyltrimethoxysilane) copper (I)] precursor. Especially, the influences of deposition conditions and the substrate type on growth rate, crystal structure, microstructure, and electrical resistivity of copper deposits have been discussed. It is found that the film growth with 0.2ccm precursor flow rate become mass-transfer controlled up to Ar flow rate of 200sccm and pick-up rate controlled at a vaporizer above 1.0Torr reactor pressure. The surface-reaction controlled region from 155 to 225$^{\circ}C$ at 0.6Torr reactor pressure results in the apparent activation energies of 12.7~14.1kcal/mol, and above 224$^{\circ}C$ the growth rate with $H_2$ addition could be improved compared to the pure Ar carrier. The Cu/RTP-TiN structures which have high copper nucleation density in initial stage of growth show more pronounced (111) preferred orientations and lower electrical resistivities than those on PVD-TiN. The variation of electrical resistivity with substrate temperature reflects the three types of film microstructure changes, showing the lowest value for the deposit at 165$^{\circ}C$ with small grains of good contacts. (hfac)Cu(vtmos) [$C_{10}H_{13}O_{5}CuF_{6}$Si: 1,1,1,5,5,5-hexafluoro-2,4- pentadionato (vinyltrimethoxysilane) copper (I)] 구리원을 액체분사법으로 공급하여 반응성 스퍼터 증착된 PVD-TiN과 급속열처리 변환된 RTP-TiN 기판상에 구리를 유기금속 화학증착법으로 성장시키고, 증착조건과 기판 종류가 박막의 증착율, 결정구조 및 미세조직, 전기비저항 등에 미치는 영향을 분석하였다. 구리원 유량 0.2ccm에서 증착반응은 Ar 유량 200sccm까지 물질전달 지배과정과 전압 1.0Torr 이상에서 기화기에서의 공급율속을 보였다. 전압 0.6Torr일 때 활성화에너지는 155~225$^{\circ}C$의 표면반응 지배영역에서 12.7~14.1kcal/mol의 값을 나타내었으며, 225$^{\circ}C$ 이상의 기판온도에서는 $H_2$ 첨가에 따른 증착율 개선이 간응한 것으로 판단되었다. 증착층은 기판온도 증가에 따라 3차원 island 양식으로 성장하였으며, 증착초기 구리 핵생성밀도가 큰 RTP-TiN상 증착층이 PVD-TiN상보다 현저한 (111) 우선방위와 낮은 전기비저항값을 나타내었다. 구리박막의 전기비저항은 결정립간 연결성이 양호한 165$^{\circ}C$에서 가장 낮았으며, 증착온도에 따른 박막 미세구조 변화로 인해 그 거동은 3개의 영역으로 구분되어 나타났다.

멀티미디어용 다중작업이 가능한 동기 세그먼트 구조

전치훈(Chi-Hoon Jun),연규성(Gyu-Sung Yeon),황태진(Tae-Jin Hwang),위재경(Jae-Kyung Wee) 한국방송·미디어공학회 2004 한국방송공학회 학술발표대회 논문집 Vol.2004 No.-

본 논문은 OCP(Open Core Protocol)에 호환되는 파이프라인 구조를 가진 시스템 버스와 MPEG 시스템에 적합한 메모리 버스를 갖는 계층 구조를 가지는 새로운 동기 세그먼트 버스를 제안한다. 이 구조는 MPEG 시스템의 모바일 제품에 사용되는 영상 데이터 처리를 위한 메모리 인터페이스에 기반을 둔 버스 구조와 Multi-master와 Multi-slave를 사용하여 고성능의 다중 처리를 위한 양방향 다중 버스 구조(bi-direction multiple bus architecture)를 가진다. 효율적인 데이터 처리를 위하여 파이프라인 stage와 결합된 Master와 Slave의 주소번지가 latency를 결정하며, 시스템의 특성에 따라서 IP 코어를 배치하였다. 제안된 버스는 저 전력 구현을 위하여 세그먼트 버스 구조를 가지고, 멀티미디어 SoC 시스템의 성능 저하 없이 다중 작업이 가능한 구조를 갖는다. Wirability를 고려하여 양방향 구조를 채택하였고, Testablility를 위하여 단방향(uni-direction)구조와 대체 가능하다. 또한, Local arbiter의 수정만으로 Master의 추가가 가능한 확장 구조를 가진다. Latency를 줄이기 위하여 직접 제어 방식과 단순한 구조의 Central arbiter로 구현 되었다.

저전력 고속 VLSI를 위한 Fast-Relocking과 Duty-Cycle Correction 구조를 가지는 DLL 기반의 다중 클락 발생기

황태진,연규성,전치훈,위재경,Hwang Tae-Jin,Yeon Gyu-Sung,Jun Chi-Hoon,Wee Jae-Kyung 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.2

This paper describes a DLL(delay locked loop)-based multi-clock generator having the lower active stand-by power as well as a fast relocking after re-activating the DLL. for low power and high speed VLSI chip. It enables a frequency multiplication using frequency multiplier scheme and produces output clocks with 50:50 duty-ratio regardless of the duty-ratio of system clock. Also, digital control scheme using DAC enables a fast relocking operation after exiting a standby-mode of the clock system which was obtained by storing analog locking information as digital codes in a register block. Also, for a clock multiplication, it has a feed-forward duty correction scheme using multiphase and phase mixing corrects a duty-error of system clock without requiring additional time. In this paper, the proposed DLL-based multi-clock generator can provides a synchronous clock to an external clock for I/O data communications and multiple clocks of slow and high speed operations for various IPs. The proposed DLL-based multi-clock generator was designed by the area of $1796{\mu}m\times654{\mu}m$ using $0.35-{\mu}m$ CMOS process and has $75MHz\~550MHz$ lock-range and maximum multiplication frequency of 800 MHz below 20psec static skew at 2.3v supply voltage. 이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

Full-SiC 기반의 AlN 기판상에 집적된 1200V/50A급 하프브리지 모듈

고상춘(Sang Choon Ko),전치훈(Chi-Hoon Jun),정동윤(Dong Yun Jung),장현규(Hyun Gyu Jang),원종일(Jong-il Won),박종문(Jong Moon Park) 대한전기학회 2018 대한전기학회 학술대회 논문집 Vol.2018 No.-

급속열처리에 의한 MOCVD - Cu / TiN / Si 구조의 후열처리 특성

김윤태(Youn Tae Kim),전치훈(Chi-Hoon Jun),백종태(Jong Tae Baek),김대룡(Dai-Ryong Kim),유형준(Hyung Joun Yoo) 한국진공학회(ASCT) 1997 Applied Science and Convergence Technology Vol.6 No.1

급속열처리에 따른 (hfac)Cu(VTMS) 구리원으로 증착한 구리 박막의 특성개선 효과와 TiN 층의 확산방지 특성의 변화를 고찰하였다. 구라 박막의 특성 변화는 열처리 시간보다 열처리 온도의 변화에 더 민감하며, 후열처리에 의해 Cu/TiN 구조의 전기적 특성과 더불어 미세구조 변화가 뚜렷하게 나타났다. 400℃ 이상에서 면저항의 증가가 시작되어 600℃ 이상에서 구리와 TiN의 상호 반응과 구리박막 표면에서의 산화물 형성이 관찰되었다. 후열처리에 의한 결정립 성장은 (111) 배향을 나타내었고, 500℃에서 결정립의 성장이 가장 활발하게 나타났다. MOCVD-Cu/PVD-TiN 구조에서 TiN 층의 확산방지 특성을 충분히 유지시키면서 구리 박막의 전기적 특성을 개선시킬 수 있는 열처리 공정 온도는 400℃ 정도가 적정한 것으로 판단되었다. Effects of rapid thermal annealing on the characteristics of Cu films deposited from the (hfac) Cu(VTMS) precursor and on the barrier properties of TiN layers were studied. By the post-annealing, the electrical characteristics of Cu/TiN and the microstructures of Cu films were significantly changed. The properties of Cu films were more sensitive to the annealing temperature than the annealing time. Sheet resistance started to increase above 400℃, and the interreaction between Cu and Ti and the oxidation of Cu layer were observed above 600℃. The grain growth of Cu with the (111) preferred orientation was found to be most pronounced at 500℃. It revealed that the optimum annealing conditions for MOCVD-Cu/PVD-TiN structures to enhance the electrical characteristics without degradation of TiN barriers were in the range of 400℃.

GaN 기반 전력반도체 패키지

정동윤(Dong Yun Jung),전치훈(Chi-Hoon Jun),이현수(Hyun-Soo Lee),박영락(Youngrak Park),김민기(Minki Kim),장현규(Hyun-Gyu Jang),고상춘(Sang Choon Ko) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.6

서브 피피엠 레벨 미세기전 가스 센서

고상춘 ( Sang Choon Ko ),전치훈 ( Chi Hoon Jun ),송현우 ( Hyun Woo Song ),박선희 ( Seon Hee Park ) 한국센서학회 2008 센서학회지 Vol.17 No.3

편조/세선 복합윅 소형히트파이프의 작동성능

문석환(Seok Hwan Moon),황건(Gunn Hwang),전치훈(Chi Hoon Jun) 대한기계학회 2002 대한기계학회 춘추학술대회 Vol.2002 No.5

The wick type of a heat pipe is one of the important factors dominating heat transport capacity. In this<br/> present study, miniature heat pipe(MHP) with a new composite wire wick has been developed. By using the<br/> woven wire wick with straight wire, the thermal performance of a heat pipe is increased and the woven wire<br/> wick more easily attached on the pipe wall by the constructive elasticity of that. In this present study, the 3<br/> mm and 4 mm diameter heat pipes with composite wire wick have been designed and tested. The thermal<br/> performance for the MHP with the composite wick is reviewed and the composite wick structure is optimized.

다각단면 마이크로 히트파이프의 전열성능

황건(Gunn Hwang),문석환(Seok-Hwan Moon),전치훈(Chi Hoon Jun),김윤태(Youn Tae Kim) 대한설비공학회 2002 대한설비공학회 학술발표대회논문집 Vol.2002 No.-