차세대 밀리미터파 대역 WPAN용 60 GHz CMOS SoC

이재진,정동윤,오인열,박철순,Lee, Jae-Jin,Jung, Dong-Yun,Oh, Inn-Yeal,Park, Chul-Soon 한국전자파학회 2010 한국전자파학회논문지 Vol.21 No.6

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다. A low power single-chip CMOS receiver for 60 GHz mobile application are proposed in this paper. The single-chip receiver consists of a 4-stage current re-use LNA with under 4 dB NF, Cgs compensating resistive mixer with -9.4 dB conversion gain, Ka-band low phase noise VCO with -113 dBc/Hz phase noise at 1 MHz offset from 26.89 GHz, high-suppression frequency doubler with -0.45 dB conversion gain, and 2-stage current re-use drive amplifier. The size of the fabricated receiver using a standard 0.13 ${\mu}m$ CMOS technology is 2.67 mm$\times$0.75 mm including probing pads. An RF bandwidth is 6.2 GHz, from 55 to 61.2 GHz and an LO tuning range is 7.14 GHz, from 48.45 GHz to 55.59 GHz. The If bandwidth is 5.25 GHz(4.75~10 GHz) The conversion gain and input P1 dB are -9.5 dB and -12.5 dBm, respectively, at RF frequency of 59 GHz. The proposed single-chip receiver describes very good noise performances and linearity with very low DC power consumption of only 21.9 mW.

공공부문 콘텐츠 개발

이재진,Lee, Jae-Jin 한국데이터베이스진흥원 2000 디지털콘텐츠 Vol.1 No.-

양질의 콘텐츠 개발이 데이터베이스산업 발전을 좌우하면서 공공부문에 묻혀있는 정보에 대한 관심이 높아지고 있다. 정보선진국에서는 이미 공공부문의 정보가 국가적으로 콘텐츠의 큰 비중을 차지하고 있으며 그 활용도도 매우 높은 편이다. 특히 프랑스는 총리의 통지문서를 통해 정보의 배포 및 상업화를 촉구하고 있으며 각 공공 기관에서도 이 원칙을 철저히 준수한다. 프랑스의 총리 통지문서의 내용을 발췌하여 프랑스의 현황을 살펴본다.

종돈장에서 전파되는 질병방제방안

이재진,Lee, Jae-Jin 대한양돈협회 1991 養豚 Vol.13 No.5

A New SoC Platform with an Application-Specific PLD

이재진,송기용,Lee, Jae-Jin,Song, Gi-Yong The Korea Institute of Convergence Signal Processi 2007 융합신호처리학회 논문지 (JISPS) Vol.8 No.4

SoC는 소프트웨어와 하드웨어가 통합 설계되는 시스템 수준 설계 플랫폼이며 상위 수준 합성은 SoC 설계방법론의 중요한 과정이다. 최근 SPARK라 불리는 병렬 상위 수준 합성 툴이 개발되었다. SPARK는 C코드를 입력받아 코드 이동과 다양한 변형 기술을 이용해서 스케줄하고 최종적으로 합성 가능한 RTL VHDL를 생성한다. 기본 적인 디지털 신호 및 영상처리 알고리즘은 반복 순환문으로 표현되며, 합성을 동해 SPARK는 다양한 루프 변형 알고리즘을 적용한다. 그러나 이 기법에 의한 합성 결과는 디자이너가 수동으로 직접 설계한 최적구현과 비교했을 때 성능 면에서 만족할 만한 결과를 생성하지 못한다. 본 논문에서는 전용 프로그램 논리소자를 가지는 새로운 SoC 플랫폼을 제안하고, C로 기술된 행위 수준 반복 순환문을 2차원 시스톨릭 어레이로 매핑하는 과정을 기술한다. 최종적으로 유도된 시스톨릭 어레이는 제안된 SoC 플랫폼 상의 전용 프로그램 논리소자 상에 구현된다. SoC which deploys software modules as well as hardware IPs on a single chip is a major revolution taking place in the implementation of a system design, and high-level synthesis is an important process of SoC design methodology. Recently, SPARK parallelizing high-level synthesis software tool has been developed. It takes a behavioral ANSI-C code as an input, schedules it using code motion and various code transformations, and then finally generates synthesizable RTL VHDL code. Although SPARK employs various loop transformation algorithms, the synthesis results generated by SPARK are not acceptable for basic signal and image processing algorithms with nested loop. In this paper we propose a SoC platform with an application-specific PLD targeting local operations which are feature of many loop algorithms used in signal and image processing, and demonstrate design process which maps behavioral specification with nested loops written in a high-level language (ANSI-C) onto 2D systolic array. Finally the derived systolic array is implemented on the proposed application-specific PLD of SoC platform.

김포 농업기술센터 청사

이재진,Lee, Jae-Jin 대한건축사협회 2006 建築士 Vol.2006 No.9

멀티미디어 애플리케이션 처리를 위한 ASIP

이재진,박성모,엄낙웅,Lee, J.J.,Park, S.M.,Eum, N.W. 한국전자통신연구원 2009 전자통신동향분석 Vol.24 No.6

최근 모바일 멀티미디어 기기들의 사용이 증가하면서 고성능 멀티미디어 프로세서에 대한 필요성이 높아지고 있는 추세이다. DSP 기반의 시스템은 범용성에 기인하여 다양한 응용 분야에서 사용될 수 있으나 주문형반도체 보다 높은 가격과 전력소모 그리고 낮은 성능을 가진다. ASIP는 주문형반도체의 저비용, 저전력, 고성능과 범용 프로세서의 유연성이 결합된 새로운 형태의 프로세서로서, 단일 칩 상에 H.264, VC-1, AVS, MPEG 등과 같은 다양한 멀티미디어 비디오 표준 및 OFDM과 같은 통신 시스템을 지원하고 또한 고성능의 처리율과 계산량을 요구하는 차세대 비디오 표준의 구현을 위한 효과적인 해결책으로 주목되고 있다. 본 기술 문서에서는 ASIP의 특징과 애플리케이션의 가속 방법, ASIP을 위한 컴파일러 설계 및 응용에 관하여 기술한다.

GaAs/A1GaAs HEMT구조의 2DEC 측정

이재진,맹성재,박효훈,김진섭,마동성,Lee, Jae-Jin,Maeng, Seong-Jae,Park, Hyo-Hun,Kim, Jin-Seop,Ma, Dong-Seong 한국전자통신연구원 1989 전자통신 Vol.11 No.4

n-GaAs/A1GaAs계의 화합물 반도체 접합에 형성되는 이차원 전자 가스를 캐패시턴스-전압(C-V), 각도 의존 자기저항(SdH), 전자 빔 반사(EBER)등의 측정 방법을 통하여 A1GaAs 조성비(x)는 0.281, 전도대와 가전도대의 밴드 불연속은 각각 밴드 갭($E_g$)의 69%와 31%임을 알았고, 여기에 존재하는 이차원 전자가스의 면농도는 $5.4\times10^11cm^-2, 페르미 준위 $E_F$는 25mev임을 알았다. 또한 도핑 된 A1GaAs층에서 흔히 나타나는 Franz-Keldysh진동은 불순물의 활성화도가 작으면 형성되는 전기장의 약화로 나타나지 않는다는 것을 발견하였다.

공익연계마케팅과 명품브랜드태도 관계연구 - 한국의 체면중시문화를 중심으로 -

이재진,윤성용,Lee, Jae-Jin,Yoon, Sung-Yong 한국CRM학회 2011 CRM연구 Vol.4 No.1

삶의 수준이 높아지면서 명품의 대중화 성향이 강해지고 있다. 이에 따라 보편화된 고객관계를 위한 전략이 수반되어야 한다. 명품브랜드구매는 고객의 상징적 편익 추구와 관련되고 이러한 사회적 욕구에 우리나라 사람들이 보다 민감하게 반응할 수 있다. 이는 우리의 체면중시 문화와도 맞물려있다. 또한 공익과 소비의 관계도 고객들이 브랜드를 지속적으로 구매하고 호의적 이미지를 연상케 하는 중요한 대(對)고객 커뮤니케이션이다. 본 논문은 명품구매와 관련한 상징적 편익추구의 측면에서 공익과 연계하여 가치를 제고할 수 있고 여기에 한국인의 체면의식이 민감한 요인으로 작용할 수 있다고 판단하였다. 이러한 실질적, 심리적 고려를 통해 명품브랜드에 대한 고객과의 지속적 고객 관계를 형성할 수 있다. 본 연구는 한국인의 체면중시문화가 명품태도에 미치는 영향과 공익연계마케팅이 명품태도에 미치는 영향에 대해 실증하기로 한다. The consumer's expectation of companies' social responsibilities has been continuously getting higher as the consumerism has been matured. So, the company has faced the shift to move forward to the positive social activity such as charity, donation, and sponsorship. In addition, the company which does make a success needs to reach goals not only to maximize profits but also to make justices of social and cultural boundaries. Thus, success of an enterprise aims at the maximization of profits as the economic objective and the creation of competitive, powerful brands. Accordingly, as enterprises consider social responsibility as the concept of effective investment to enhance the asset value of corporation, they seek to extend their brands in order to pursue cause-related marketing, which accomplishes and complements two objectives each other the performance of social responsibility and the pursuit of powerful brand assets. In Korea, there are traditional ritual ceremonies such as ceremonies of coming-of-age, marriage, funeral, and ancestor worship and they consider those ceremony occasions as very important. Moreover, social positional grade of rank like the two upper classes of old Korea made people pretend to be noble and sensitive to other people around themselves. This old custom could influence Korean people's way of life, especially, consumer-action. This deep rooted custom also could influence consumption life considerably. Through this study, we can understand the consumer behaviors of Korean who consider ritual ceremonies and saving face as essential and are influenced by this culture. on another hand, we intend to check the effects on buying luxury brands.

기업용 모바일 클라우드 시스템 구축 시 고려 요인

이재진,오준석,이봉규,Lee, Jae-Jin,Oh, Jun-Seok,Lee, Bong-Gyou 한국정보처리학회 2011 정보처리학회논문지D Vol.18 No.6

최근 무선 네트워크 인프라 및 스마트 디바이스의 확산과 더불어 다양한 모바일 서비스들이 제공되고 있다. 또한, 클라우드 기술의 발전과 더불어 국내외 많은 기업들이 다양한 기업용 모바일 클라우드 서비스들을 개발하고 있다. 이러한 모바일 클라우드 서비스 개발에 대한 관심의 증가와 함께 서비스 사용에 대한 평가가 필요한 실정이다. 따라서 본 연구에서는 Davis의 기술수용모델을 기반으로 기업용 모바일 클라우드 서비스의 수용에 미치는 요소들에 대하여 분석하였다. 이를 위하여 기술수용모델을 기반으로 연구모형을 설계하고 가설을 설정하여 구조방정식을 통한 통계 분석을 실시하였다. 분석 결과로 네 가지 외부 변수가 인지된 사용 용이성에 유의한 영향을 미치는 것으로 나타났다. 또한, 이 변수들은 사용 의도에 간접적인 영향을 미치는 것으로 나타났다. 이 들 중 보안성이 가장 큰 영향을 미치는 것으로 나타났고 상호운용성 또한 사용자들이 고려하고 있는 요인으로 나타났다. 인지된 사용 용이성이 인지된 유용성 보다 기업용 모바일 클라우드 서비스 사용 의도에 큰 역할을 하는 것으로 나타났다. 본 연구는 기업들이 모바일 클라우드 서비스를 도입할 때 가이드라인으로 사용할 수 있다는 점과 기존에 연구된 기술수용모델을 새로운 IT서비스에 적용하였다는 점에서 산업적, 학술적 의의를 갖는다고 볼 수 있다. Recently, various mobile services are provided by the spread of wireless network infrastructures and smart devices. The improvement of cloud computing technologies increases the interests for enterprise mobile cloud services in various IT companies as well. By increasing the interests for enterprise mobile cloud services, it is necessary to evaluate the use of enterprise mobile cloud services. Therefore, the factors which affect the user acceptance of enterprise mobile cloud services are analyzed on the basis of Davis' technology acceptance model in this research. As analysis results, four external variables have significant effects on perceived ease of use of mobile cloud services. Also, these variables indirectly affect attitude toward using cloud services. The results show that the security is the most important factor for attitude toward using enterprise mobile cloud services. The service users also consider the interoperability as an important factor for the user acceptance of cloud services. The perceived ease of use has more contribution than the perceive usefulness on attitude toward using enterprise mobile cloud services. This research has both industrial and academic contributions because it provides the guideline to companies for introducing the enterprise mobile cloud services and apply the technology acceptance model on new IT services.

비트 수준 슈퍼 시스톨릭 어레이의 설계

이재진,송기용,Lee Jae-Jin,Song Gi-Yong 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.12

시스톨릭 어레이는 동일한 기능을 가지는 계산처리들을 동일한 형태로 연결하여, 다수의 자료에 반복적인 계산을 하도록 만들어진 병렬처리기로써 개념적으로 산술 파이프라인과 밀접한 관계를 갖는다. 시스톨릭 어레이 셀 내의 연산에 대한 고성능처리는 시스톨릭 어레이의 중요한 특징이다. 본 논문에서는 시스톨릭 어레이 셀 내의 동시성 처리를 높이기 위해 셀 내의 연산 중에서는 큰 지연 시간을 가지는 셀 내의 연산자를 다시 규칙성을 가지는 시스톨릭 어레이로 구성하는 비트 수준 슈퍼 시스톨릭 어레이 구조를 제안하고, 그 예로 비트 수준 슈퍼 시스톨릭 FIR 필터에 대하여 기술한다. 먼저 정규순환방정식으로 표현된 알고리즘으로부터 워드 수준 시스톨릭 어레이를 유도한 후 유도된 워드 수준 시스톨릭 어레이를 슈퍼 시스톨릭 어레이로 변환한다. 위의 과정으로 유도된 비트 수준 슈퍼 시스톨릭 어레이를 RT 수준에서 VHDL로 모델링 하여 동작을 검증하였으며, Hynix에서 제공되는 $0.35{\mu}m$셀 라이브러리를 사용하여 합성하였다. 본 논문에서 제안하는 비트 수준 슈퍼 시스톨릭 어레이는 워드 수준 시스톨릭 어레이 디자인에 비해 면적은 물론 성능측면에서 이점을 가진다. A systolic array formed by interconnecting a set of identical data-processing cells in a uniform manner is a combination of an algorithm and a circuit that implements it, and is closely related conceptually to arithmetic pipeline. High-performance computation on a large array of cells has been an important feature of systolic array. To achieve even higher degree of concurrency, it is desirable to make cells of systolic array themselves systolic array as well. The structure of systolic array with its cells consisting of another systolic array is to be called super-systolic array. This paper proposes a scalable bit-level super-systolic amy which can be adopted in the VLSI design including regular interconnection and functional primitives that are typical for a systolic architecture. This architecture is focused on highly regular computational structures that avoids the need for a large number of global interconnection required in general VLSI implementation. A bit-level super-systolic FIR filter is selected as an example of bit-level super-systolic array. The derived bit-level super-systolic FIR filter has been modeled and simulated in RT level using VHDL, then synthesized using Synopsys Design Compiler based on Hynix $0.35{\mu}m$ cell library. Compared conventional word-level systolic array, the newly proposed bit-level super-systolic arrays are efficient when it comes to area and throughput.