http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 박영균(Young Keun Park) (검색결과 5 건)
- 무료
- 기관 내 무료
- 유료
-
디지털 컨트롤러 공유 및 Pseudo Relaxation Oscillating 기법을 이용한 원-칩 다중출력 SMPS
박영균,임지훈,위재경,이용근,송인채,Park, Young-Kyun,Lim, Ji-Hoon,Wee, Jae-Kyung,Lee, Yong-Keun,Song, Inchae 대한전자공학회 2013 전자공학회논문지 Vol.50 No.9
본 논문에서는 디지털 제어부를 공유하며, 회로 동작시간의 분배 방식을 통해 다중 출력을 지원하는 SMPS를 제안한다. 제안된 회로는 Pseudo Relaxation Oscillating 기법의 DPWM 발생기를 사용한다. 제안된 SMPS는 회로의 동작시간 분배 방식을 사용하여 기존의 DPWM 발생기에서 문제가 되는 큰 면적의 디지털 로직 컨트롤러를 공유하는 형태이기 때문에 칩 면적과 효율 측면에서 큰 이점을 가지지만, 각 DPWM 발생기의 실시간 제어가 어려우며 불안정한 출력 전압을 공급할 수 있다는 단점을 가진다. 이를 해결하기 위해 본 논문에서는 동작시간 분배 방식으로 인해 동작클록이 인가되지 않은 DPWM 발생기들의 출력전압을 실시간으로 피드백 받아 안정된 출력 전압을 공급할 수 있는 실시간 전류 보정 기법을 제안한다. 제안된 SMPS를 100MHz의 내부 제어 동작 주파수와 10MHz 스위칭 주파수로 동작시킬 시, 소모되는 내부 코어 회로의 최대 전류는 4.9mA이며, 출력 버퍼를 포함한 전체 시스템의 전력 소모는 30mA이다. 또한 800mA, 100KHz의 load current regulation 조건으로 시뮬레이션 시, 3.3V 출력전압에 대한 최대 리플 전압은 11mV, Over/Undershoot voltage는 각각 10mV, 19.6mV 이다. 코어 회로의 크기는 $700{\mu}m{\times}800{\mu}m$의 작은 면적으로 구현가능하다. 제안된 회로는 Dong-bu Hitek BCD $0.35{\mu}m$ 공정을 이용한 시뮬레이션을 통해 검증되었다. This paper suggests a multi-level and multi-output SMPS based on a shared digital logic controller through independently operating in each dedicated time periods. Although the shared architecture can be devised with small area and high efficiency, it has critical drawbacks that real-time control of each DPWM generators are impossible and its output voltage can be unstable. To solve these problems, a real-time current compensation scheme is proposed as a solution. A current consumption of the core block and entire block with four driver buffers was simulated about 4.9mA and 30mA at 10MHz switching frequency and 100MHz core operating frequency. Output voltage ripple was 11 mV at 3.3V output voltage. Over/undershoot voltage was 10mV/19.6mV at 3.3V output voltage. The noise performance was simulated at 800mA and 100KHz load regulation. Core circuit can be implemented small size in $700{\mu}m{\times}800{\mu}m$ area. For the verification of proposed circuit, the simulations were carried out with Dong-bu Hitek BCD $0.35{\mu}m$ technology.
-
박영균(Young Keun Park),박명용(Myung Yong Park),김승철(Seung Chul Kim),양호길(Ho Gil Yang) 대한약학회 1993 약학회지 Vol.37 No.1
A procedure for the high-performance liquid chromatographic determination of Nebramycin factors in fermentation broth of Streptoalloteichus hindustanus ATCC 31218 mutant was investigated using pre-column derivatization and UV detection. The method is based on pre-column derivatization of Nebramycin factors with 2,4-dinitrofluorobenzene(DNFB) in the presence of Tris(hydroxymethyl)aminoethane. The chromatographic separation of derivatives of Nebramycin factors and unknown impurities is achieved using reversed-phase column (NOVA-PAK C18, Waters Co.) and AcCN : H20 : AcOH (53.0: 46.5: 0.5) as a mobile phase. The mixture of these derivatives were separated within 35 minutes and the optimum wavelength (lamdamax) of the UV detector was 353 nm. The linearity of response for derivatives of Nebramycin factors is demonstrated for concentrations up to 500 mcg/ml and the relative standard deviation is less than 0.79%. Detection limit was 1.67 ng for the 10 mcl sample volume employed.
-
-
디지털 컨트롤러 공유 및 Pseudo Relaxation Oscillating 기법을 이용한 원 - 칩 다중출력 SMPS
박영균(Young-Kyun Park),임지훈(Ji-Hoon Lim),위재경(Jae-Kyung Wee),이용근(Yong-Keun Lee),송인채(Inchae Song) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.1
본 논문에서는 디지털 제어부를 공유하며, 회로 동작시간의 분배 방식을 통해 다중 출력을 지원하는 SMPS를 제안한다. 제안된 회로는 Pseudo Relaxation Oscillating 기법의 DPWM 발생기를 사용한다. 제안된 SMPS는 회로의 동작시간 분배 방식을 사용하여 기존의 DPWM 발생기에서 문제가 되는 큰 면적의 디지털 로직 컨트롤러를 공유하는 형태이기 때문에 칩 면적과 효율 측면에서 큰 이점을 가지지만, 각 DPWM 발생기의 실시간 제어가 어려우며 불안정한 출력 전압을 공급할 수 있다는 단점을 가진다. 이를 해결하기 위해 본 논문에서는 동작시간 분배 방식으로 인해 동작클록이 인가되지 않은 DPWM 발생기들의 출력전압을 실시간으로 피드백 받아 안정된 출력 전압을 공급할 수 있는 실시간 전류 보정 기법을 제안한다. 제안된 SMPS를 100MHz의 내부 제어 동작 주파수와 10MHz 스위칭 주파수로 동작시킬 시, 소모되는 내부 코어 회로의 최대 전류는 4.9mA이며, 출력 버퍼를 포함한 전체 시스템의 전력 소모는 30mA이다. 또한 800mA, 100KHz의 load current regulation 조건으로 시뮬레이션 시, 3.3V 출력전압에 대한 최대 리플 전압은 11mV, Over/Undershoot voltage는 각각 10mV, 19.6mV 이다. 코어 회로의 크기는 700㎛×800㎛의 작은 면적으로 구현가능하다. 제안된 회로는 Dong-bu Hitek BCD 0.35㎛ 공정을 이용한 시뮬레이션을 통해 검증되었다. This paper suggests a multi-level and multi-output SMPS based on a shared digital logic controller through independently operating in each dedicated time periods. Although the shared architecture can be devised with small area and high efficiency, it has critical drawbacks that real-time control of each DPWM generators are impossible and its output voltage can be unstable. To solve these problems, a real-time current compensation scheme is proposed as a solution. A current consumption of the core block and entire block with four driver buffers was simulated about 4.9mA and 30mA at 10MHz switching frequency and 100MHz core operating frequency. Output voltage ripple was 11 mV at 3.3V output voltage. Over/undershoot voltage was 10mV/19.6mV at 3.3V output voltage. The noise performance was simulated at 800mA and 100KHz load regulation. Core circuit can be implemented small size in 700μm x 800μm area. For the verification of proposed circuit, the simulations were carried out with Dong-bu Hitek BCD 0.35μm technology.
-
스콜라연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
