http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
김흥락(Heung Rak Kim),김광일(Kwang Il Kim),강성건(Sung Gun Kang),김동수(Dong Soo Kim),윤화식(Hwa Shik Yoon),류근걸(Kun Kul Ryoo),김영주(Young Joo Kim) 한국진공학회(ASCT) 1999 Applied Science and Convergence Technology Vol.8 No.1
방사광을 이용한 전반사 형광 분석법으로 Si 웨이퍼 표면 금속 불순물의 검출능을 향상시켰다. 측정장치는 특정 단색광 에너지만을 선택할 수 있는 모노크로메팅부, 측정챔버안으로 유입되는 방사광은 차폐하고 원하는 크기의 단색광을 선택하는 슬릿부 그리고 Si 웨이퍼 표면에서 전반사에 의해 발생하는 형광 X-선을 검출하는 측정부로 구성되어 있다. 단색광의 에너지는 10.90 KeV로 선택하였고, 최적의 전반사 조건을 확립하기 위하여 소멸시간과 Fe의 형광 X-선의 강도비의 관계를 이용하였다. 기존 X-선원을 이용하여 관찰한 결과와 비교하였을 경우에, 최대 약 50배까지 검출감도를 향상 시킬 수 있었다. 특히, TRXFA (Total Reflection X-ray Fluorescence Analyzer)법으로는 검출하기 어려운 5×10^10 atoms/㎠ 수준의 금속오염은 방사광을 이용한 TRSFA(Total Reflection Synchrotron Fluorescence Analyzer)법으로는 충분히 검출할 수 있고, 5×10^9 atoms/㎠의 금속 불순물까지 검출할 수 있는 방법 및 장치를 개발하였다. 이를 이용하여 차세대 Si 웨이퍼의 초극미량 금속 불순물 분석에 이용할 수 있는 방법으로 기대된다. Total reflection X-ray fluorescence spectroscopy using synchrotron radiation source called as TRSFA was explored to achieve high sensitivities to impurity metals on Si wafer surface. It consists of monochromating part to select a specific wavelength, slit part to shield direct beam and to control monochromated beam, and main chamber to dectect fluorescent X-ray counts of impurities on Si wafer. Monochromated X-ray of 10.90 KeV was selected and the optimum total reflection condition on silicon wafer was obtained through tuning the dead time and fluorescent X-ray count of Si and Fe. TRSFA system could increase the sensitivity as high as 50 times in comparision with TRXFA using normal X-ray source. But the trend was varied since the surface conditions of Si wafers and, therefore, the reflectivities were different. Furthermore, there seems to be a promising path to reaching a detection limit useful to the next generation metal impurities control, because Fe impurity below to the 5×10^9 atoms/㎠ can be detectable through the developed TRSFA system.
정해도,문도민,강성건,류근걸 釜山大學校生産技術硏究所 1997 生産技術硏究所論文集 Vol.52 No.-
SOI(Silicon On Insulator)기술은 MOS(Metal-Oxide Semiconductor), CMOS(Complementary MOS)등의 전자집적회로 제조시 소자의 고속화, 고집적화, 저전력화, 발열 특성의 향상 등의 효과를 기대할 수 있다. 간략하게 Bonded SOI웨이퍼의 제조를 설명하면 SiO₂를 성장시킨 웨이퍼와 경면 가공한 다른 웨이퍼를 접합하여 열처리 등 후공정을 행한 후 한쪽 웨이퍼를 원하는 두께만큼 박막으로 가공한다. 본 연구에서는 기본적인 Bonded SOI 웨이퍼의 제조 공정 기술을 획득하고, 이를 통해 두께 3㎛ 이하, 표면거칠기 5Å이하의 상부 실리콘 박막을 가공하였다. SOI(Silicon On Insulator) technology is many advantages in the fabrication of MOS(Metal-Oxide Semiconductor) and CMOS(Complementary MOS) structures. These include high speed, lower dynamic power consumption, greater packing density, increased radiation tolearence et al. In the smiplest form of bonded SOI wafer manufacturing, creating, a bonded SOI structure involves oxidizing at least one of the mirror polished silicon surfaces, cleaning the oxidized surface and the surface of the layer to which it will be bonded, bringing the two cleanded surfaces together in close physical proximity, allowing the subsequent room temperature bonding to proceed to completion, and then following this room temperature joining with some form of heat treatment step, and device wafer is thinned to the target thickness. In this paper, The process of Bonded SOI wafer manufacturing is described briefly, and we made an attempt to manufacture the Bonded SOI safer that Si layer thickness is below 3㎛ and average roughness is below 5Å.