무선 ATM에서의 효율적인 자원할당 알고리즘

최명렬,조태경,권재우 漢陽大學校 工學技術硏究所 2000 工學技術論文集 Vol.9 No.1

본 논문에서는 셀을 섹터로 구분하고 이동국이 어느 섹터에 위치하는가를 추정하여 핸드오버할 확률이 가장 높은 최인접셀을 정하므로써 효율적인 대역폭 할당을 할 수 있는 핸드오버 알고리즘을 제안하였고, 서비스 트래픽을 실시간과 비실시간으로 구분하므로써 무선 멀티미디어 환경에 알맞은 대역폭 할당을 가능하게 했다. 또한 이에 적합한 무선 MAC프로토콜을 제안하여 구현하고자 하는 무선 ATM환경을 보다 구체적이며 실제적으로 나타냈다. 본 논문에서 제안한 알고리즘은 기존의 핸드오버 알고리즘과 SMPL로 비교 시뮬레이션하여 성능을 검증해 보았다. We propose the handover algorithm considering the position of mobile terminal and determining the most adjacent cell with the highest probability of handover. The proposed algorithm can make a effective bandwidth allocation and may be applicable to the condition of wireless multimedia. In addition, the proposed algorithm is considered efficient wireless MAC protocol. The simulation results of the proposed algorithm show better performance in both blocking probability and handover probability than conventional one.

신경 회로망의 시냅스 구현을 위한 아날로그 벡터 곱셈기

최명렬 한양대학교 공학기술연구소 1993 공학기술논문집 Vol.2 No.1

An analog vector multiplier is described for the implementation of synapses in neural networks. The multiplier is designed to execute the linear multiplication between analog signals and analog synaptic weights in artificial neural networks using standard CMOS technology. The inputs and outputs of the multiplier are given in voltage units. Employing this multiplier, we can implement large scale artificial neural networks using fewer MOS transistors than are required by the implementation of the so-call Gilbert multiplier. PSPICE circuit simulations have been executed in order to quantify the performance of this multiplier by measuring the following specifications : maximum percentage error, output offset, X or Y nonlinearity, X or Y feedthrough, small-signal bandwidth, and slew rate, and setting time. An 11-dimensional analog vector multiplier has been designed using the MAGIC VLSI tools and 2㎛ CMOS n-well technology.

확장 가능한 신경회로망 모듈 칩 설계

최명렬,조화현 漢陽大學校 工學技術硏究所 2000 工學技術論文集 Vol.9 No.1

본 논문에서는 간단한 비선형 시냅스 회로와 비선형 곱셈기를 이용하여 온 칩 학습기능을 포함한 모듈 칩을 설계하였다. 모듈 칩의 학습 회로는 MEBP(Modified Error Back-Propagation) 학습 규칙을 적용하여 구현하였으며, 모듈 칩이 출력 층과 은닉 층의 학습회로가 동일하므로 어떤 층에서도 사용 가능하도록 설계하였다. 제안한 모듈 칩은 HSPICE 회로 시뮬레이터를 이용하여 동작을 검증하였다. 제안한 모듈 칩은 확장 가능한 온 칩 학습 기능을 내장한 신경회로망 칩으로 대규모의 FNNs(Feedforwad Neural Networks) 구현에 매우 적합하리라 예상된다. A modular chip with on-chip learning has been implemented using nonlinear synapse circuits and nonlinear multiplier circuits. The MEBP(Modified Error Back-Propagation) learning rule is employed for learning circuitry. The module chip has been designed for use of any layer since the learning circuitry of the output layer is as same as that of the hidden layer. The operation of the proposed modular chip has been verified using HSPICE circuit simulator. The modular neural chip might be very suitable for the future implementation of the large-scale neural networks with on-chip learning.

Nonlinear Cardiac Dynamics and Morning Dip : 위험한 일중리듬 An Unsound Circadian Rhythm

염명걸,김남수,오재원,김창렬,이재웅,김순길,이철범,노정일,최정연,윤용수 대한순환기학회 1998 Korean Circulation Journal Vol.28 No.3

획 기반 한글 오토마톤의 ASIC 구현

신영진,최명렬 漢陽大學校 工學技術硏究所 1996 工學技術論文集 Vol.5 No.1

Hangul - Korean native language consists of 11172 characters that are the combinations of 24 basic consonants and vowels. It is easy to apply Hangul to the system with the standard keyboard. On the other hand the portable system or the system without a keyboard cause to increase the developing cost and time. In this paper, we will show the concept that each consonant and vowels are a series of strokes and it is possible to define these strokes as the basic input to the system. From this concept, we implement the processor with VHDL, which prosesses a series of input strokes and generates the Hangul code value defined in KS(Korean Standard)-5601. We have verified this processor using simulators with a time delay, and showed no erroneous output. Later, we will show that this concept can be applied to another languages like English and propose the multiple language processor The system that employs this processor can be used without additional system modification or instructions for users. This processor can downsize the system and give it the simplicity.

DSP를 이용한 IC Card 방식 단상 전력량계의 구현

구본혁,최명렬 漢陽大學校 工學技術硏究所 1998 工學技術論文集 Vol.7 No.1

본 논문에서는 DSP(Digital Signal Processor)를 이용한 IC 카드 방식 단상 전력량계를 구현하였다. 단상 전력량계는 주로 가정용의 소규모 전력에 이용된다 DSP를 이용한 IC 카드 방식 전력량계는 IC카드의 전자 지갑에 금액 정보를 기록하여 선불로 판매하는 방식이고, 완전한 디지털 측정 방식이므로 기존의 아날로그 방식 전력량계에서는 측정할 수 없던 전압과 전류간의 위상차는 물론 보다 정확한 사용 전력량을 검출할 수 있어 정확한 전력 요금 계산이 가능하다. 본 연구에서는 Texas Instruments사의 Fixed-Point DSP인 TMS320C51을 사용하여 이에 필요한 Correlation 및 FIR 알고리즘을 구현하였다. In this paper, we propose an IC Card power meter using a DSP(Digital Signal Processor). The IC Card stores cash information which provides electronic money. The proposed IC Card power meter employs digital signal processing technique for the voltage and current measurement. Therefore, the IC Card power meter can calculate the phase difference and the amount of power consumption more accurately than conventional analog power meter. Correlation and FIR algorithm for the power meter are implemented using TI's TMS320C51.

보안 모듈을 이용한 차량 네트워크 통신

박진성,최명렬 한양대학교 이학기술연구소 2006 이학기술논문지 Vol.9 No.-

Many modules such as controller, sensor, telematics terminal, navigation, audio and video are connected each o[her via vehicle network (CAN, MOST, etc). Futhermore, users can have ITS or internet services in moving by connecting to wireless mobile network. These network capabilities can cause a lots of security issues such as data hacking, privacy violation, location tracking and so on. Some possibilities which raise a breakdown or accident by hacking vehicle operation data (sensor, control data) are on the increase. In this paper, we propose a security module which has encryption functionalities and can be used for vehicle network system such as CAN, MOST, etc. This security module can provide conventional encryption algorithms and digital signature processing functionality such as DES, 3-DES, SEED, ECC, and RSA.

DES (Data Encryption Standard) 전용 Crypto-Processor의 구현

박진성,최명렬 漢陽大學校 工學技術硏究所 1997 工學技術論文集 Vol.6 No.1

This Paper describes the hardware implementation of DES(Data Encryption Standard). The DES has been a worldwide standard for over 15 years. For DES, data are encrypted in 64-bit blocks using a 56-bit key. The DES algorithm transforms 64-bit input in a series of steps into a 64-bit output. It is impossible to deduce the plaintext from the only the ciphertext without the key We construct the DES system with crypto-processor concept with VHDL, and the processor has been fabricated by HYUNDAIs 0.8μm Sea-of-Gate process in the 1996 MPC project via IDEC(IC Design Education Center). DES can be used for military purpose, the secure communication, and especially Smart IC card applications in which the private information is stored.

홍민어 Sciaenops ocellatus에서의 바이러스성 신경괴사증 viral nervous necrosis

김진도,김석렬,정성주,김영진,정태성,최태진,박성우,오명주 한국어병학회 2001 한국어병학회지 Vol.14 No.2

1999년 10월에서 11월 사이에 남해안 일대의 홍민어 종묘 생산장에서 20~30열령의 치어가 척추만곡 및 이상유영을 하며 대량 폐사하였다. 병어는 특이 외부 증상이 없었고, 높은 누적폐사량이 바이러스 질병으로 의심되어, 조직학적 및 분자생물학적인 검사를 행하여 폐사원인을 확인하였다. 폐사개체의 조직을 H-E 염색하여 관찰한 결과 뇌와 안구의 신경세포에서 공포와 괴사가 관찰되었고, 전자현미경 관찰에서는 안구와 뇌에서 바이러스 입자가 관찰되었다. RT-PCR 결과에서는 ≒426 bp의 DNA 단편을 확인할 수 있었다. 이러한 결과로 홍민어에서 발생한 대량폐사는 바이러스성 신경괴사증(VNN)으로 진단되었다. Mass mortalities occurred among red drum lavae, 20 to 30 days old, culturing at hatcheries on southern costal area. No specific external signs were observed except abnormal swimming and spinal deformity. It was, however, suspected as a viral etiology due to high mass mortalities so that histopathological and molecular biological study was performed to evaluate the agent. Both vacuoles and necrosis were observed on nerve cells of brain and eye by H-E staining, and viral particles were observed on electronmicroscopic examination. On the other hand, DNA fragment, approximately 426 bps, was amplified with RT-PCR. The above results were able to diagnosis the etiological agent of mass moralities in red drum larvae as VNN(viral nervous necrosis)virus.

RED 게이트웨이에서의 응답 메시지 처리 알고리즘

이상민,채현석,최명렬 漢陽大學校 工學技術硏究所 2001 工學技術論文集 Vol.10 No.-

본 논문에서는 RED 게이트웨이간의 전송률을 최대로 유지하며 종단에서 실제로 처리되어 전송되는 패킷의 양을 늘릴 수 있는 응답 메시지 처리 알고리즘을 제안한다. 본 논문에서 제안한 응답메시지 처리 알고리즘을 RED 게이트웨이에 적용하여 패킷의 손실을 줄이고 전송 효율을 높였으며, 모의 실험을 통해 성능의 향상을 확인하였다. 일련의 모의 실험에서는 응답메시지 처리 성능을 분석하고, 차후의 연구 방향을 제시한다. 본 논문은 네트워크 NS-2 시뮬레이터를 사용하여 다양한 TCP 버전의 조합과 RED 게이트간의 연결속도와 게이트의 개수에 변화를 주어 모의 실험 하였다. This paper proposes an act message processing algorithm to increase the throughput at the end of the telecommunication node, when it uses RED gateway to include various TCP versions with keeping the highest throughput between two RED gateways. This paper shows the results in Kbytes/s from a series of simulation experiments designed to analyze the performance of ark message processing algorithm. Using the ns-2 simulator, the simulation results have been conducted by changing the link speed between two RED gateways using the combination TCP Vegas and TCP NewReno.