http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 홍상근 (검색결과 25 건)
- 무료
- 기관 내 무료
- 유료
-
홍상근,최송석,신동조,임재문,Hong, Sang-Geun,Choi, Song-Suk,Shin, Dong-Cho,Lim, Jae-Moon 한국군사과학기술학회 2010 한국군사과학기술학회지 Vol.13 No.5
A modern artillery use a FMCW Proximity Fuze for effectively target destruction. FMCW Proximity Fuze can be deceived by Jamming Technique because it uses RF for distance estimation. FMCW Proximity Fuze algorithm is similar to FMCW radar's, but normal Jamming Tech. like Noise and Mulitone is useless. Most Shots with FMCW Proximity Fuze have a additional mechanical fuze against RF Jamming. Shots explode by mechanical fuze when Proximity Fuse is Jammed. However, distance Deception is available because shots can not distinguish between deception jamming signal and ground reflected signal. For making Distance Deception Jamming, FMCW signal tracking is demanded. In this paper, we propose a FMCW tracking method and develop the Jammer to show Jamming signal.
-
FPGA의 DDS Core를 이용한 다중 톤 재밍 신호 생성
홍상근(Sang-Geun Hong),곽창민(Chang-Min Kwak),이왕용(Wang-Yong Lee) 한국전자파학회 2011 한국전자파학회논문지 Vol.22 No.9
전쟁에서 통신은 매우 중요하다. 과거에는 전령을 이용하였으나 현대전에서는 통신기기의 발달로 주로 무선통신망을 이용하고 있다. 현대전에서 적 전력을 약화시키기 위해 재밍 신호를 이용하여 적 통신망의 교란을 시도한다. 통신망을 교란하는 통신 재밍 신호로 흔하게 사용되는 것 중 톤 재밍 신호가 있다. 톤 재밍은 한 개 또는 여러 개의 톤을 주파수 스펙트럼 상에 출력하는 방법으로 적 무선 통신기의 수신단을 무력화 하는 기법이다. 본 논문에서는 Xilinx사에서 제공하는 FPGA(Field Programmable Gate Arry)와 DDS(Direct Digital Synthesizer) core를 사용하여 최대 10개의 톤을 생성하였으며, 생성된 톤의 간격과 개수를 제어하는 방안을 제시하고, 실제로 실험한 결과를 기술하였다. Communication is very important in warfare. Dispatch riders were used in ancient warfare, but communication system is used in modern warfare, as the advancement of communication equipments. In order to weaken enemy military strength, communication jamming signal disrupts enemy communication systems. Tone jamming is one of the common communication jamming techniques. Tone jamming is that several tones are placed in the spectrum for neutralizing the enemy's radio communication receivers. In this paper, we develop multitone jamming signal controlled tone number up to 10 tones and tone interval between tones using DDS(Direct Digital Synthesizer) core and FPGA(Field Programmable Gate Arry) of Xilinx Inc. and show the jamming signal output.
-
위상 샘플링 방식 DRFM 적용 대역폭 제어 잡음 재밍 기법 개발
홍상근(Sang-Geun Hong),이왕용(Wang-Yong Lee),류정호(Jeong-Ho Ryu),신욱현(Wook-Hyen Shin) 한국전자파학회 2011 한국전자파학회논문지 Vol.22 No.8
현대 전쟁에서는 직접 적을 타격하여 파괴하는 것뿐만 아니라 적의 전투 능력을 무력화하는 재밍의 중요성이 증가하고 있다. 잡음 재밍은 전자전 재밍 기법의 기본이 되는 기법으로 재밍하고자 하는 장비의 수신기 특성에 영향을 적게 받으며, 거의 모든 수신 장치를 교란할 수 있는 방식이다. 잡음 재밍의 경우, 출력 대비 효율을 높이기 위해 적 수신기의 대역폭과 잡음의 대역폭을 일치시킬 필요가 있으며, 다수의 서로 다른 레이더 표적을 시분할하여 재밍하기 위해 고속으로 잡음 대역폭을 가변할 필요가 있다. 본 논문은 위상 샘플링 방식으로 운용되는 DRFM에 적용할 수 있는 실시간으로 잡음 대역폭 제어가 가능한 재밍 기법을 시뮬레이션을 통해 개발하여 제안한다. In modern warfare, jamming for neutralizing the enemy electronic equipments is as important as destroying them by common weapon systems. Noise jamming is a base technique of EA(Electronic Attack) and it is one of the effective jamming techniques. Noise jamming is effective regardless of enemy electronic equipment receiver types. For increasing jamming efficiency using the same output power, noise jamming bandwidth has to be similar to target receiver’s bandwidth. Radar jamming source like DRFM(Digital Radio Frequency Memory) requires noise bandwidth changing immediately for time sharing multiple jamming. In this paper, we developed bandwidth changable noise jamming signal for phase sampling type DRFM and do simulation using Matlab for showing the jamming signal output.
-
-
-
간섭 제거 및 스퓨리어스 방지를 위한 오버샘플링 된 채널화 DRFM 구조 설계
김요한,홍상근,서승훈,조정훈 한국정보통신학회 2022 한국정보통신학회논문지 Vol.26 No.8
In Electronic Warfare, the need to develop a jamming system that protects our location information from enemy radar is constantly increasing. The jamming system normally uses wide-band DRFM(Digital Radio Frequency Memory) that processes the entire bandwidth at once. However, it is difficult to jam if there is a CW(Continuous Wave) interference signal in the band. Recently, instead of wide-band signal processing, a structure using a filter bank that divides the entire band into several sub-bands and processes each sub-band independently has been proposed. Although it is possible to handle interference signal through the filter bank structure, spurious signal occurs when the signal is received at a boundary frequency between sub-bands. Spurious signal makes a output power of jamming signal distributed, resulting in lower JSR(Jamming to Signal Ratio) and less jamming effect. This paper proposes an over-sampled channelized DRFM structure that enables interference response and prevents spurious signal for sub-band boundary frequency input. 전자전 분야에서는 적 레이다에 의해 아군의 위치가 노출되지 않도록 보호하는 재밍 시스템 개발이 지속적으로 요구되고 있다. 재밍 시스템은 DRFM(Digital Radio Frequency Memory)을 이용하여 광대역 신호를 수신하고 전체 대역폭 내의 신호를 한 번에 처리하는 구조가 주로 사용되었다. 광대역 DRFM 구조에서는 대역 내에 CW (Continuous Wave) 형태의 간섭 신호가 유입되는 경우 재밍 대응이 어렵다는 단점이 있다. 최근에는 필터뱅크 구조를 이용하여 전체 대역을 여러 개의 서브 대역으로 분할하고, 서브 채널 별로 독립적으로 처리하는 채널화 DRFM이 사용되었다. 채널화 DRFM 구조로 간섭 신호에 대한 대응은 가능해졌지만, 서브 대역 경계 주파수에 입력 신호가 수신되는 경우에 미러 이미지로 인한 스퓨리어스가 발생하여 JSR(Jamming to Signal Ratio)이 저하되고, 결과적으로 재밍 효과가 떨어지는 문제가 발생한다. 본 논문에서는 간섭 신호를 제거할 수 있는 채널화 DRFM 구조에서, 서브 대역 경계 주파수 신호 입력에 대한 스퓨리어스 발생을 방지하기 위한 오버샘플링된 채널화 DRFM 구조를 제안하였으며, 시뮬레이션을 통해서 광대역 DRFM과 일반 채널화 DRFM과 비교하여, 오버샘플링된 채널화 DRFM이 간섭 제거와 스퓨리어스 신호 방지가 가능함을 검증하였다.
-
클록 보정회로를 가진 1V 1.6-GS/s 6-bit Flash ADC
김상훈,홍상근,이한열,박원기,이왕용,이성철,장영찬,Kim, Sang-Hun,Hong, Sang-Geun,Lee, Han-Yeol,Park, Won-Ki,Lee, Wang-Yong,Lee, Sung-Chul,Jang, Young-Chan 한국정보통신학회 2012 한국정보통신학회논문지 Vol.16 No.9
A 1V 1.6-GS/s 6-bit flash analog-to-digital converter (ADC) with a clock calibration circuit is proposed. A single track/hold circuit with a bootstrapped analog switch is used as an input stage with a supply voltage of 1V for the high speed operation. Two preamplifier-arrays and each comparator composed of two-stage are implemented for the reduction of analog noises and high speed operation. The clock calibration circuit in the proposed flash ADC improves the dynamic performance of the entire flash ADC by optimizing the duty cycle and phase of the clock. It adjusts the reset and evaluation time of the clock for the comparator by controlling the duty cycle of the clock. The proposed 1.6-GS/s 6-bit flash ADC is fabricated in a 1V 90nm 1-poly 9-metal CMOS process. The measured SNDR is 32.8 dB for a 800 MHz analog input signal. The measured DNL and INL are +0.38/-0.37 LSB, +0.64/-0.64 LSB, respectively. The power consumption and chip area are $800{\times}500{\mu}m2$ and 193.02mW. 클록 보정회로를 가진 1V 1.6-GS/s 6-비트 flash 아날로그-디지털 변환기 (ADC: analog-to-digital converter)가 제안된다. 1V의 저전압에서 고속 동작의 입력단을 위해 bootstrapped 아날로그 스위치를 사용하는 단일 track/hold 회로가 사용되며, 아날로그 노이즈의 감소와 고속의 동작을 위해 평균화 기법이 적용된 두 단의 프리앰프와 두 단의 비교기가 이용된다. 제안하는 flash ADC는 클록 보정회로에 의해 클록 duty cycle과 phase를 최적화함으로 flash ADC의 동적특성을 개선한다. 클록 보정 회로는 비교기를 위한 클록의 duty cycle을 제어하여 evaluation과 reset 시간을 최적화한다. 제안된 1.6-GS/s 6-비트 flash ADC는 1V 90nm의 1-poly 9-metal CMOS 공정에서 제작되었다. Nyquist sampling rate인 800 MHz의 아날로그 입력신호에 대해 측정된 SNDR은 32.8 dB이며, DNL과 INL은 각각 +0.38/-0.37 LSB, +0.64/-0.64 LSB이다. 구현된 flash ADC의 면적과 전력소모는 각각 $800{\times}500{\mu}m2$와 193.02 mW 이다.
-
-
위상 샘플방식 DRFM을 이용한 VGPO/VGPI 속도기만 재밍기법 구현
김요한,문병진,홍상근,성기민,전영일,나인석,Kim, Yo-Han,Moon, Byung-Jin,Hong, Sang-Guen,Sung, Ki-Min,Jeon, Young-Il,Na, In-Seok 한국정보통신학회 2021 한국정보통신학회논문지 Vol.25 No.7
현대전에서는 전파를 이용하여 적의 정보를 알아내거나, 적이 탐지하려는 아군 정보를 보호하는 임무를 수행하는 전자전 분야의 중요성이 증가하고 있다. 전자전 분야의 대표적인 전자공격 방법 중 하나인 레이다 재밍기법은 적 레이다를 교란 및 기만하여 아군의 위치 정보가 노출되는 것을 방지한다. 레이다 재밍기법 중 하나인 속도기만 재밍기법은 도플러효과를 이용하여 표적의 속도와 위치를 추적하는 펄스 도플러 레이다를 대상으로 사용된다. 속도기만 재밍기법은 DRFM (Digital Radio Frequency Memory)을 이용하여 수신신호를 주파수 변조해서 송신하는 방법으로 구현할 수 있다. 본 논문은 위상 샘플방식 DRFM을 이용하여 속도기만 재밍기법 중 하나인 VGPO/VGPI 재밍기법을 구현하는 방안을 기술하고, 제작한 보드를 통해서 주입신호 환경 하에서 VGPO/VGPI 재밍기법의 동작을 검증하였다. In modern warfare, the importance of electronic warfare, which carries out a mission that using radio wave to find out enemy information or to protect ally information, has increased. Radar jamming technique is one of the most representative techniques of EA(Electronic Attack), it disturbs and deceives enemy radar system in order to secure ally location information. Velocity deception jamming technique, which is one of the radar jamming techniques, generally operate against pulse-doppler radar which use doppler effect in order to track target's velocity and location. Velocity Deception Jamming Technique can be implemented using DRFM(Digital Radio Frequency Memory) that performs Frequency Modulation. In this paper, I describe implementation method of VGPO/VGPI(Velocity Gate Pull-Off/Pull-In) velocity deception jamming technique using phase-sampled DRFM, and verify the operation of VGPO/VGPI velocity deception jamming technique with board test under signal injection condition.
-
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
