ML-AHB 버스 매트릭스를 위한 슬레이브 중심 중재 방식의 성능 분석

황수연,박형준,장경선,Hwang, Soo-Yun,Park, Hyeong-Jun,Jhang, Kyoung-Son 한국정보과학회 2007 정보과학회논문지 : 시스템 및 이론 Vol.34 No.5

온 칩 버스에서 중재 방식은 전체 시스템의 성능을 결정하는 중요한 요소 중 하나이다. 전통적인 공유 버스는 다수의 마스터와 단일 중재기 사이의 버스 사용 요청 및 권한 신호에 기반한 마스터 중심의 중재 방식을 사용한다. 마스터 중심의 중재 방식을 사용할 경우 한 순간에 오직 하나의 마스터와 슬레이브만이 데이타 전송을 수행할 수 있다. 따라서 전체 버스 시스템의 효율성 및 자원의 이용률이 감소되는 단점이 있다. 반면, 슬레이브 중심의 중재 방식은 중재기가 각 슬레이브 포트 별로 분산되며, 마스터는 중재 동작 없이 바로 트랜잭션을 시작하고, 다음 전송을 진행시키기 위해 슬레이브의 응답을 기다리는 방식을 취한다. 따라서 중재 동작의 단위가 트랜잭션 또는 단일 전송이 될 수 있다. 또한 다수의 마스터와 다수의 서로 다른 슬레이브 사이에 병렬적인 데이타 전송이 가능하기 때문에 버스 시스템의 효율성 및 자원의 이용률이 증가된다. 본 논문은 슬레이브 중심의 중재 방식을 사용하는 온 칩 버스인 ML-AHB 버스 매트릭스에 다양한 중재 방식을 적용시켜 전체 버스 시스템의 성능을 비교 분석해 보고, 어플리케이션의 특징에 따라 어떤 중재 방식을 사용하는 것이 더 유리한지에 대해 언급한다. 본 논문에서 구현한 중재 방식은 고정된 우선순위 방식, 라운드 로빈 방식 및 동적인 우선순위 방식으로 나뉘며, 마스터와 슬레이브의 특성 별로 각각 실험을 수행하였다. 성능 시뮬레이션 결과, 버스 시스템에서 임계 경로에 있는 마스터의 개수가 적을 경우 동적인 우선순위 방식이 가장 높은 성능을 보였으며, 임계 경로에 있는 마스터의 개수가 많거나, 또는 모든 마스터들의 작업 길이가 동일할 경우 라운드 로빈 방식이 가장 높은 성능을 보였다. 또한 SDRAM과 같이 접근을 위한 지연이 긴 메모리 또는 장치들을 슬레이브로 사용하는 어플리케이션에서는 단일 전송 단위의 중재 방식보다 트랜잭션 단위의 중재 방식이 더 높은 성능을 보였다. 실제 SDRAM의 지연 시간이 1, 2 및 3 클럭 사이클인 경우 각각 26%, 42% 및 51%의 성능 향상을 보였다. In On-Chip bus, the arbitration scheme is one of the critical factors that decide the overall system performance. The arbitration scheme used in traditional shared bus is the master-side arbitration based on the request and grant signals between multiple masters and single arbiter. In the case of the master-side arbitration, only one master and one slave can transfer the data at a time. Therefore the throughput of total bus system and the utilization of resources are decreased in the master-side arbitration. However in the slave-side arbitration, there is an arbiter at each slave port and the master just starts a transaction and waits for the slave response to proceed to the next transfer. Thus, the unit of arbitration can be a transaction or a transfer. Besides the throughput of total bus system and the utilization of resources are increased since the multiple masters can simultaneously perform transfers with independent slaves. In this paper, we implement and analyze the arbitration schemes for the Multi-Layer AHB BusMatrix based on the slave-side arbitration. We implement the slave-side arbitration schemes based on fixed priority, round robin and dynamic priority and accomplish the performance simulation to compare and analyze the performance of each arbitration scheme according to the characteristics of the master and slave. With the performance simulation, we observed that when there are few masters on critical path in a bus system, the arbitration scheme based on dynamic priority shows the maximum performance and in other cases, the arbitration scheme based on round robin shows the highest performance. In addition, the arbitration scheme with transaction based multiplexing shows higher performance than the same arbitration scheme with single transfer based switching in an application with frequent accesses to the long latency devices or memories such as SDRAM. The improvements of the arbitration scheme with transaction based multiplexing are 26%, 42% and 51%, respectively when the latency times of SDRAM are 1, 2 and 3 clock cycles.

LAPG-2: A Cost-Efficient Design Verification Platform with Virtual Logic Analyzer and Pattern Generator

황수연,강동수,장경선,이강,Hwang, Soo-Yun,Kang, Dong-Soo,Jhang, Kyoung-Son,Yi, Kang Korean Institute of Information Scientists and Eng 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.5

This paper proposes a cost-efficient and flexible FPGA-based logic circuit emulation platform. By improving the performance and adding more features, this new platform is an enhanced version of our LAPG. It consists of an FPGA-based hardware engine and software element to drive the emulation and monitor the results. It also provides an interactive verification environment which uses an efficient communication protocol through a bi-directional serial link between the host and the FPGA board. The experimental results show that this new approach saves $55%{\sim}99%$ of communication overhead compared with other methods. According to the test results, the new LAPG is more area efficient in complex circuits with many I/O ports. 본 논문에서는 FPGA 기반와 논리 회로를 에뮬레이션 하는 저비용 플랫폼인 LAPG-2의 구조 설계와 구현을 제안한다. 본 논문에서 제안한 에뮬레이션 플랫폼은 기존에 제안 LAPG(logic Analyzer and Pattern Generator)의 성능을 향상시키고, 더 많은 기능을 추가하였다. 따라서, LAPG-2는 기존 LAPG의 향상된 버전이라고 할 수 있다. 본 논문에서 제안한 LAPG-2는 크게 FPGA 기반 하드웨어 엔진과 에뮬레이션을 구동하고 결과를 모니터링 할 수 있는 소프트웨어 부분으로 구성된다. 호스트 컴퓨터와 FPGA 보드 사이의 양방향 직렬 통신 링크를 통한 새로운 통신 프로토콜을 제안함으로써 효과적인 상호 작용할 수 있는 검증 환경을 제공한다. 실험 결과, 본 논문에서 제안한 에뮬레이션 방법은 다른 방식들과 비교했을 때, $55%{\sim}99%$의 통신 오버헤드 절감 효과를 얻었다. 하드웨어 면적의 경우는, 간단한 회로보다 입출력 포트 수가 많은 복잡한 회로에서 보다 더 효율적이었다.

ML - AHB 버스 매트릭스 구현 방법의 개선

황수연(Soo-Yun Hwang),장경선(Kyoung-Sun Jhang) 한국정보과학회 2005 정보과학회논문지 : 시스템 및 이론 Vol.32 No.11·12

시스템 온 칩 설계에서 온 칩 버스는 전체 시스템의 성능을 결정하는 중요한 요소이다. 특히 프로세서, DSP 및 멀티미디어 IP와 같이 보다 높은 버스 대역폭을 요구하는 IP가 사용될 경우 온 칩 버스의 대역폭 문제는 더욱 심각해진다. 이에 따라 최근 ARM 사에서는 고성능 온 칩 버스 구조인 ML-AHB 버스 매트릭스를 제안하였다. ML-AHB 버스 매트릭스는 시스템 내의 다중 마스터와 다중 슬레이브간의 병렬적인 접근 경로를 제공하여 전체 버스 대역폭을 증가시켜주고, 최근 많은 프로세서 요소들을 사용하는 휴대형 기기 및 통신 기기 등에 적합한 고성능 온 칩 버스 구조이다. 하지만 내부 컴포넌트인 입력 스테이지와 무어 타입으로 구현된 중재 방식으로 인해 마스터가 새로운 전송을 수행할 때 또는 슬레이브 레이어를 변경할 때 마다 항상 1 클럭 사이클 지연 현상이 발생된다. 본 논문에서는 이러한 문제점을 해결하기 위해 기존 ML-AHB 버스 매트릭스 구조를 개선하였다. 기존 버스 매트릭스 구조에서 입력 스테이지를 제거하고, 개선된 구조에 적합하도록 중재 방식을 변경하여 1 클럭 사이클 지연 문제를 해결하였다. 개선된 결과 4-beat incrementing 버스트 타입으로 다수의 트랜잭션을 수행할 경우, 기존ML-AHB 버스 매트릭스에 비해 전체 버스 트랜잭션 종료 시간 및 평균 지연 시간이 각각 약 20%, 24% 정도 짧아졌다. 또한 FPGA의 슬라이스 수는 기존의 ML-AHB 버스 매트릭스보다 약 22% 정도 감소하였고, 클럭 주기도 약 29% 정도 짧아졌다. In the System on a Chip design, the on chip bus is one of the critical factors that decides the overall system performance. Especially, in the case of reusing the IPs such as processors, DSPs and multimedia IPs that requires higher bandwidth, the bandwidth problems of on chip bus are getting more serious. Recently ARM proposes the Multi-Layer AHB BusMatrix that is a highly efficient on chip bus to solve the bandwidth problems. The Multi-Layer AHB BusMatrix allows parallel access paths between multiple masters and slaves in a system. This is achieved by using a more complex interconnection matrix and gives the benefit of increased overall bus bandwidth, and a more flexible system architecture. However, there is one clock cycle delay for each master in existing Multi-Layer AHB BusMatrix whenever the master starts new transactions or changes the slave layers because of the Input Stage and arbitration logic realized with Moore type. In this paper, we improved the existing Multi-Layer AHB BusMatrix architecture to solve the one clock cycle delay problems and to reduce the area overhead of the Input Stage. With the elimination of the Input Stage and some restrictions on the arbitration scheme, we can take away the one clock cycle delay and reduce the area overhead. Experimental results show that the end time of total bus transaction and the average latency time of improved Multi-Layer AHB BusMatrix are improved by 20% and 24% respectively, in case of executing a number of transactions by 4-beat incrementing burst type. Besides the total area and the clock period are reduced by 22% and 29% respectively, compared with existing Multi-Layer AHB BusMatrix.

인터넷 쇼핑몰 전통장류제품의 구매속성이 만족도와 재구매의도에 미치는 영향

황수연(HWANG, SOO YUN),나정기(NA, JUNG GI) 한국식공간학회 2015 식공간연구 Vol.10 No.1

본 연구의 목적은 인터넷 쇼핑몰 전통장류제품의 구매속성이 만족도와 재구매의도에 미치는 영향을 알아보는 것이며, 이를 통해 소비자의 실질적이고 구체적인 니즈를 파악하고 보다 효율적인 인터넷 쇼핑몰을 활성화시키기 위한 발전방안을 모색하기 위함이다. 본 연구에서는 이러한 연구목적을 위해 인터넷쇼핑몰 전통장류제품을 구매해본 경험이 있는 서울지역의 20대 이상 소비자를 대상으로 305부의 설문지를 수거하였으며, 이 중 응담이 불성실하거나 진뢰도가 떨어질 것으로 판단되는 7부를 제거하고 총 298부의 자료를 통계분석에 활용하였다. 본 연구에서는 개념타당성과 신뢰성을 확보한 후, 경로분석을 실시하였다. 연구결과는 다음과 같이 나타났다. (1) 구매속성중 품질특성, 정보성, 편리성이 만족도에 정의 영향을 미치는 반면 다양성과 가격성은 영향을 미치지 않는 것으로 나타났다. (2) 만족도는 재구매의도에 정의 영향을 미치는 반면, 가격성은 부의 영향을 미치는 것으로 나타났으며, 다양성은 영향을 미치지 않는 것으로 나타났다. The purpose of this study will find out the impact on the property purchase satisfaction and Repurchase Intention of Internet shopping traditional sauces products, the consumer through this practical and a development plan for identifying specific needs and enable more hyoul of internet shopping it intended to explore. In this study, we collected 305 questionnaires targeting over 20 customers in Seoul with experience purchasing an online shopping mall traditional sauces such products for research purposes, of eungdam 7 is considered to be an insincere or reliability falls wealth a total of 298 parts were removed and utilized for statistical analysis data.In this study, the concept of securing the validity and reliability, the path analysis was performed. Results were as follows: (1) purchase of Quality Properties, informational, while convenience is defined on the impact on the diversity and satisfaction castle was found not to affect the price. (2) satisfaction was found on a defined effect on repurchase intention. (3) while the quality characteristics of the purchased property, informational, convenience on a defined effect on repurchase intention, was born on prices castle indicate that the negative effects, diversity was found not to affect.

버스 매트릭스 구현 및 ML(Multi-Layer) AHB 를 위한 테스트 환경

황수연(Soo-Yun Hwang),장경선(Kyoung-Son Jhang) 한국정보과학회 2004 한국정보과학회 학술발표논문집 Vol.31 No.2Ⅰ

SoC 분야에서 온 칩 버스는 전체 시스템의 성능을 결정하는 중요한 요소이다. 이에 따라 최근 ARM사 에서는 고성능 온 칩 버스 구조인 ML(Multi-Layer) AHB 버스를 제안하였다. ML AHB 버스는 저전력 임베디드 시스템에 적합한 버스 구조로써 현재 널리 사용되고 있다. 하지만, 고가이기 때문에 ADK(AMBA™ Design kit) 구매에 대한 부담이 적지 않다. 본 논문은 ML AHB의 버스 구조인 버스 매트릭스 구현 및 ADK 에서 제공되지 않는 테스트 환경 즉 Protocol Checker 및Performance Monitor Module 구현에 관한 것이다.

모바일 쇼핑몰의 서비스 품질과 소비자 만족도, 소비자 충성도 간의 연관성 연구

황수연(Hwang, Soo-Yun),나정기(Na, Jung-Ki) 한국식공간학회 2017 식공간연구 Vol.12 No.2

본 연구의 목적은 모바일 식품 쇼핑몰의 서비스 품질의 구성요인과 개별적인 측정방법에 대하여 조사하고 이러한 서비스 품질요인과 소비자 만족도, 소비자 충성도 간의 관계에 대하여 규명하였다. 모바일 쇼핑에 의한 인터넷 상거래 비중이 커지고 식품 분야의 거래도 급증하고 있는 시점에서 모바일 쇼핑몰에서 어떤 서비스 품질이 소비자에게 영향을 주고 있으며 소비자 만족도와 충성도의 제고를 위해 각 기업에서 기울여야 할 노력에 대한 학술적, 실무적 고찰의 필요성이 제기되었다. 연구 결과 서비스 품질은 서비스 결과 품질, 상호작용 품질, 서비스 환경 품질 등의 3차원 하위 구조로 이루어져 있으며 25개의 개별항목으로 측정되었다. 서비스 품질의 다차원적 규명을 위해 탐색적 요인분석을 실시하였고 각 측정요인의 신뢰성, 타당성을 확인하였다. 또한 본 연구는 서비스 품질이 소비자의 만족도와 충성도에 양의 영향을 주며, 소비자 만족도는 서비스 품질과 충성도의 관계를 매개하고 있음을 PLS 구조방정식모형 분석을 이용해 실증하였다. The purpose of this study is to investigate the factors of service quality and their individual measurements in the mobile food shopping mall and to clarify the relationship among these service quality factors, customer satisfaction and customer loyalty. Since the proportion of mobile shopping in e-commerce increases and the magnitude of transactions for the food products rises, we need a practical and academic review on how/what service quality affects the consumers in the mobile shopping mall and how businesses need to react to promote consumer satisfaction and loyalty. As a result, the service quality is composed of three sub– structures: service outcome quality, interaction quality, and service environment quality, and is measured by 25 individual measurement items. The exploratory factor analysis was performed for the multidimensional identification of service quality, and the reliability and validity of each measurement factors were confirmed. This study also shows that service quality has a positive effect on customer satisfaction and loyalty, and that customer satisfaction mediates the relationship between service quality and loyalty based on PLS structural equation model analysis.

XILINX 설계 데이터로부터 Verilog 네트리스트의 생성 방법에 관한 연구

이종길(Jong-Kil Lee),황수연(Soo-Yun Hwang),조한진(Han-Jin Jo),장경선(Kyoung-Son Jhang) 한국정보과학회 2011 한국정보과학회 학술발표논문집 Vol.38 No.1B

본 논문에서는 XILINX의 합성 과정에서 생성되는 XDL 설계 데이터를 분석해서, 그로부터 verilog 네트리스트를 생성하는 소프트웨어의 개발에 관한 내용이다. 이 소프트웨어는 XILINX 용 P&R 소프트웨어, 논리 합성 소프트웨어의 개발, 또는 FPGA 상에서 특정 컴포넌트의 위치를 파악해냄으로써 FPGA 상에서 SEU 오류의 위치를 검출하는데 보조적으로 사용할 수 있다.

류마티스 관절염 환자에서 Conserved T 세포 수용체의 CDR3 motif를 표현하는 제2형 콜라겐 특이 T세포주의 형성과 유지

김승훈,조미라,윤지희,박성환,조철수,황수연,김호연,Kim, Seung-Hoon,Cho, Mi-La,Youn, Jeehee,Park, Sung-Hwan,Hwang, Sue-Yun,Cho, Chul-Soo,Kim, Ho-Youn 대한면역학회 2001 Immune Network Vol.1 No.1

Background: To determine the molecular structure of type II collagen-specific T-cell receptors associated with rheumatoid arthritis (RA). Methods: We generated CII-specific T-cell lines of 8 RA patients by prolonged in vitro culture with bovine CII (bCII) and the immunogenic peptide (256-270) of human CII. The proliferation response towards CII stimulation was measured from the uptake of 3H-thymidine. Changes in the secretion of Th 1 and Th2 cytokines in the culture supernatent were measured by ELISA. The TCR clonotypes of these T-cells were examined by RT-PCR/SSCP analyses of all 22 $V_{\beta}$ chains. Results: T-cells from patients' tissue exhibited strong proliferation index upon CII stimulation, which was maintained up to 6 months in the culture. The secretion of INF-$\gamma$from these T-cells increased along with the duration of culture time, while the amount of IL-4 production did not show significant changes. The SSCP band patterns of patients' T-cells appear as discrete bands unlike the smeary streak produced from normal samples. Some SSCP bands, each representing selected expansion of a TCR containing certain subtype of $V_{\beta}$ peptides, appeared to be identical in more than one patients. Among these, the expansion of SSCP band representing the $V_{\beta}$ 14 CDR3 region persisted after switching the antigen to the immunogenic human peptide (256-270). Conclusion: CII-reactive T-cells expressing distinct CDR3 motifs are selectively expanded in the peripheral blood and synovial fluid of RA patients, and their persistent proliferation upon CII stimulation, as well as the production Th 1-type cytokines, may play pivotal roles in RA pathogenesis.