결합 축전량을 고려한 최적 채널 배선 방법에 관한 연구

장경선(Kyoung-Son Jhang),전주식(Chu Shik Jhon) 한국정보과학회 1994 한국정보과학회 학술발표논문집 Vol.21 No.1

VLSI 회로에 대한 공정 기술의 발달로 인하여 전선들에 의한 연결 축전량이 게이트 축전량을 능가하고 있다. 또한 칩 상에서 전선 간의 간격이 점차로 가까와 짐에 따라 연결 축전량 중에서도 결합 축전량이 접지 축전량보다 날로 더 많은 비중을 차지하고 있다. 따라서 고속 VLSI 회로를 구현하기 위하여 결합 축전량을 고려한 레이아웃 설계 기법이 필요하다. 이 논문에서는 결합 축전량을 고려하여 연결 축전량에 의한 회로 지연을 최소화하는 2층 맨하탄 최적 채널 배선 기법을 제안한다.

선형 의사 불리언 최적화에 근거한 3층 HVH 그리드 채널 배선 모델을 위한 최소 혼신 배선층 할당 방법

장경선(Kyoung-Son Jhang) 한국정보과학회 1999 정보과학회논문지 : 시스템 및 이론 Vol.26 No.12

VLSI 공정 기술이 발달하면서 이웃한 전선 간의 간격이 점점 더 가까워 지고 있으며, 그에 따라 인접 전선 간의 혼신 문제가 심각해지고 있다. 본 논문에서는 3층 그리드 채널 배선에 적용 가능한 혼신을 최소화시키는 배선층 할당 방법을 제안한다. 이 방법은 선형 의사 불린 최적화 기법에 맞도록 고안되있으며, 적절한 변수 선택 휴리스틱과 상한값 추정 방법을 통하여 최적의 결과를 짧은 시간 안에 찾아낸다. 실험 결과를 통하여, 일반적인 0/1 정수 선형 프로그래밍 기법과 비교하여 성능과 수행시간 면에서 우수함을 보인다. Current deep-submicron VLSI technology appears to cause crosstalk problem severe since it requires adjacent wires to be placed closer and closer. In this paper, we deal With a horizontal layer assignment problem for three layer HVH channel routing to minimize coupling capacitance, a main source of crosstalk. It is formulated in a 0/1 integer linear programming problem which is then solved by a linear pseudo boolean optimization technique. Experiments show that accurate upper bound estimation technique effectively reduces crosstalk in a reasonable amount of running times.

삼층 그리드 채널 배선을 위한 최소 혼신 배선 층 할당 방법

장경선(Jhang Kyoung Son) 한국정보처리학회 1997 정보처리학회논문지 Vol.4 No.8

As inter-wire spacing on a VLSI chip becomes smaller with the evolution of VLSI fabrication technology, coupling capacitance between adjacent wires is increasing rapidly over ground capacitance. Therefore, it becomes necessary to take into account the crosstalk caused mainly by coupling capacitance during the layout design of VLSI systems. This paper deals with layer assignment problem to minimize crosstalk in three layers gridded channel routing. The problem is formulated in 0/1 integer linear programming style. Upper bound for cost function is estimated for the fast termination. Experiment shows the effectiveness of our approach to minimize crosstalk.

동시 배치 및 전체 배선을 위한 채널 표현 방법에 대한 연구

장경선(Kyoung-Son Jhang),전주식(Chu s Jhon) 한국정보과학회 1991 한국정보과학회 학술발표논문집 Vol.18 No.1

배치와 배선 문제는 서로 관련성이 깊은 문제이지만 대개는 시간 복잡도 때문에 별도의 과정으로 수행하는 것이 일반적이다. 그러나 배치와 전체 배선을 동시에 수행하는 방법을 사용할 경우에 고정 칩 설계의 경우에는 배선 완료 가능성(routability)에 대한 예측이 정확해지며, 또한 매크로 셀 설계 방법의 경우에는 좀더 정확하게 전체 면적과 배선 길이의 대한 예측을 할 수 있다는 장점이 있다. 이 논문에서는 동시 배치 및 전체 방법을 빠르고 효과적으로 수행할 수 있게 하는 채널 표현 방법을 제안하며 동시에 이를 이용한 실험적인 동시 배치 및 전체 배선 방법을 제안한다.

A Wrapper Design Methodology Based On IPCs

윤창열,장경선,Yun, Chang-Ryul,Jhang, Kyoung-Son Korea Information Processing Society 2002 정보처리학회논문지 A Vol.9 No.4

IP를 재사용하기 위해서는 테스트 벤치의 작성과 인터페이스 프로토콜 변환 회로 설계 등과 같은 인터페이스 프로토콜에 관련된 작업이 필요하다. 이러한 작업의 결과물은 버스기능모델에서 버스 프로토콜 컴포넌트에 대응하는 인터페이스 프로토콜 컴포넌트를 포함한다. 본 논문에서는 재사용 될 수 있는 인터페이스 프로토콜 컴포넌트를 사용하여 인터페이스 회로를 설계하는 방법론을 제안한다. 인터페이스 프로토콜 컴포넌트는 주어진 인터페이스 포트를 통해서 오는 트랜잭션을 인식하거나 트랜잭션을 사이클 수준으로 실행시켜 준다. 트랜잭션 중심으로 인터페이스 프로토콜을 기술하는 언어를 소개하고, 이 언어로부터 인터레이스 프로토콜 컴포넌트를 합성가능한 VHDL 형태로 생성하는 방법을 설명한다. 실험결과를 통해, 인터페이스 프로토콜 컴포넌트를 이용한 인터페이스 회로 설계 방식이 그렇지 않은 설계 방식에 비하여 많은 추가 면적을 요구하지 않음을 보인다. 제안된 인터페이스 설계 방식에서는 설계자가 IP의 인터페이스 프로토콜을 상세히 이해하지 않아도, 인터페이스 프로토콜 컴포넌트를 재사용할 수 있으므로, 인터페이스 설계 시간을 줄이는데 공헌할 수 있을 것이다. Reusing IPs requires interface protocol related tasks such as writing test benches and designing interface protocol conversion circuits, e.g. wrappers for IPs. The results of those tasks usually include IPC(interface protocol component)s for the corresponding IPs, similar to bus protocol components of the bus functional models. This paper proposes a methodology for the interface circuit design using synthesizable In that can be re-used. IPC recognizes or executes transactions over the given interface ports. So we present a transaction-oriented interface protocol description language, and a method to convert the description into an IPC in synthesizable VHDL code. With experiments, we show that the interface design using IPC does not cause significant area overhead compared with the interface design without IPC. The proposed IPC-based approach can be employed to reduce the interface design time since the designers can reuse IPCs without understanding the detailed interface protocols.

LAPG-2: A Cost-Efficient Design Verification Platform with Virtual Logic Analyzer and Pattern Generator

황수연,강동수,장경선,이강,Hwang, Soo-Yun,Kang, Dong-Soo,Jhang, Kyoung-Son,Yi, Kang Korean Institute of Information Scientists and Eng 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.5

This paper proposes a cost-efficient and flexible FPGA-based logic circuit emulation platform. By improving the performance and adding more features, this new platform is an enhanced version of our LAPG. It consists of an FPGA-based hardware engine and software element to drive the emulation and monitor the results. It also provides an interactive verification environment which uses an efficient communication protocol through a bi-directional serial link between the host and the FPGA board. The experimental results show that this new approach saves $55%{\sim}99%$ of communication overhead compared with other methods. According to the test results, the new LAPG is more area efficient in complex circuits with many I/O ports. 본 논문에서는 FPGA 기반와 논리 회로를 에뮬레이션 하는 저비용 플랫폼인 LAPG-2의 구조 설계와 구현을 제안한다. 본 논문에서 제안한 에뮬레이션 플랫폼은 기존에 제안 LAPG(logic Analyzer and Pattern Generator)의 성능을 향상시키고, 더 많은 기능을 추가하였다. 따라서, LAPG-2는 기존 LAPG의 향상된 버전이라고 할 수 있다. 본 논문에서 제안한 LAPG-2는 크게 FPGA 기반 하드웨어 엔진과 에뮬레이션을 구동하고 결과를 모니터링 할 수 있는 소프트웨어 부분으로 구성된다. 호스트 컴퓨터와 FPGA 보드 사이의 양방향 직렬 통신 링크를 통한 새로운 통신 프로토콜을 제안함으로써 효과적인 상호 작용할 수 있는 검증 환경을 제공한다. 실험 결과, 본 논문에서 제안한 에뮬레이션 방법은 다른 방식들과 비교했을 때, $55%{\sim}99%$의 통신 오버헤드 절감 효과를 얻었다. 하드웨어 면적의 경우는, 간단한 회로보다 입출력 포트 수가 많은 복잡한 회로에서 보다 더 효율적이었다.

ML-AHB 버스 매트릭스를 위한 슬레이브 중심 중재 방식의 성능 분석

황수연,박형준,장경선,Hwang, Soo-Yun,Park, Hyeong-Jun,Jhang, Kyoung-Son 한국정보과학회 2007 정보과학회논문지 : 시스템 및 이론 Vol.34 No.5

온 칩 버스에서 중재 방식은 전체 시스템의 성능을 결정하는 중요한 요소 중 하나이다. 전통적인 공유 버스는 다수의 마스터와 단일 중재기 사이의 버스 사용 요청 및 권한 신호에 기반한 마스터 중심의 중재 방식을 사용한다. 마스터 중심의 중재 방식을 사용할 경우 한 순간에 오직 하나의 마스터와 슬레이브만이 데이타 전송을 수행할 수 있다. 따라서 전체 버스 시스템의 효율성 및 자원의 이용률이 감소되는 단점이 있다. 반면, 슬레이브 중심의 중재 방식은 중재기가 각 슬레이브 포트 별로 분산되며, 마스터는 중재 동작 없이 바로 트랜잭션을 시작하고, 다음 전송을 진행시키기 위해 슬레이브의 응답을 기다리는 방식을 취한다. 따라서 중재 동작의 단위가 트랜잭션 또는 단일 전송이 될 수 있다. 또한 다수의 마스터와 다수의 서로 다른 슬레이브 사이에 병렬적인 데이타 전송이 가능하기 때문에 버스 시스템의 효율성 및 자원의 이용률이 증가된다. 본 논문은 슬레이브 중심의 중재 방식을 사용하는 온 칩 버스인 ML-AHB 버스 매트릭스에 다양한 중재 방식을 적용시켜 전체 버스 시스템의 성능을 비교 분석해 보고, 어플리케이션의 특징에 따라 어떤 중재 방식을 사용하는 것이 더 유리한지에 대해 언급한다. 본 논문에서 구현한 중재 방식은 고정된 우선순위 방식, 라운드 로빈 방식 및 동적인 우선순위 방식으로 나뉘며, 마스터와 슬레이브의 특성 별로 각각 실험을 수행하였다. 성능 시뮬레이션 결과, 버스 시스템에서 임계 경로에 있는 마스터의 개수가 적을 경우 동적인 우선순위 방식이 가장 높은 성능을 보였으며, 임계 경로에 있는 마스터의 개수가 많거나, 또는 모든 마스터들의 작업 길이가 동일할 경우 라운드 로빈 방식이 가장 높은 성능을 보였다. 또한 SDRAM과 같이 접근을 위한 지연이 긴 메모리 또는 장치들을 슬레이브로 사용하는 어플리케이션에서는 단일 전송 단위의 중재 방식보다 트랜잭션 단위의 중재 방식이 더 높은 성능을 보였다. 실제 SDRAM의 지연 시간이 1, 2 및 3 클럭 사이클인 경우 각각 26%, 42% 및 51%의 성능 향상을 보였다. In On-Chip bus, the arbitration scheme is one of the critical factors that decide the overall system performance. The arbitration scheme used in traditional shared bus is the master-side arbitration based on the request and grant signals between multiple masters and single arbiter. In the case of the master-side arbitration, only one master and one slave can transfer the data at a time. Therefore the throughput of total bus system and the utilization of resources are decreased in the master-side arbitration. However in the slave-side arbitration, there is an arbiter at each slave port and the master just starts a transaction and waits for the slave response to proceed to the next transfer. Thus, the unit of arbitration can be a transaction or a transfer. Besides the throughput of total bus system and the utilization of resources are increased since the multiple masters can simultaneously perform transfers with independent slaves. In this paper, we implement and analyze the arbitration schemes for the Multi-Layer AHB BusMatrix based on the slave-side arbitration. We implement the slave-side arbitration schemes based on fixed priority, round robin and dynamic priority and accomplish the performance simulation to compare and analyze the performance of each arbitration scheme according to the characteristics of the master and slave. With the performance simulation, we observed that when there are few masters on critical path in a bus system, the arbitration scheme based on dynamic priority shows the maximum performance and in other cases, the arbitration scheme based on round robin shows the highest performance. In addition, the arbitration scheme with transaction based multiplexing shows higher performance than the same arbitration scheme with single transfer based switching in an application with frequent accesses to the long latency devices or memories such as SDRAM. The improvements of the arbitration scheme with transaction based multiplexing are 26%, 42% and 51%, respectively when the latency times of SDRAM are 1, 2 and 3 clock cycles.

디렉토리 서비스에 기반한 CAD 툴 및 라이센스 자원의 자동화된 공유 방식

정성헌,임인성,장경선,Jung Sung-Heon,Yim In-Sung,Jhang Kyoung-Son 한국정보처리학회 2006 정보처리학회논문지 A Vol.13 No.1

디자인 워킹 그룹에서 설계자가 CAD 툴을 사용하기 위해서는 현재 속한 그룹에서 사용 할 수 있는 CAD 틀 및 라이센스의 종류, 개수 및 설정 방법을 알아야 하고, 이 정보는 해당 그룹에 속한 관리자를 통해 얻는다. 기존의 CAD 툴/라이센스 공유 방법은 설계자가 CAD 툴 및 라이센스에 대한 정보를 획득하는 과정이 관리자와의 수작업을 통한 통신으로 이루어 졌으며, 해당 정보를 획득한 후에는 설계자가 직접 환경 설정을 해야 한다. 이와 같은 환경에서는 새로운 설계자가 특정 그룹에 들어왔을 때, 정보를 얻기 위한 통신과 설정 과정으로 인해 불필요한 설계시간을 소모하게 되어 결국 생산성 및 CAD 툴의 이용률을 저하시킨다. 또한, 관리자의 입장에서도 모든 설계자들에게 CAD 툴 및 라이센스에 대한 정보를 제공하기 위해서는 많은 시간 및 노력비용을 소모하게 된다. 본 논문에서는 디렉토리 서비스에 기반하여 특정 디자인 워킹 그룹에서 CAD 툴 및 라이센스를 자동화된 방법으로 공유하기 위한 방식을 제안한다. 본 논문에서 제안한 방법은 사용자와 관리자 사이의 통신부분을 자동화하여, 관련 정보 공유를 위해 소비되던 불필요한 시간을 최소화시킨다. 또한, 디렉토리 서비스를 이용하여 설계자와 관리자 사이의 CAD 툴 및 라이센스 정보에 대한 일관성을 항상 자동으로 유지함으로써, 설계자와 관리자 사이의 반복된 CAD 툴 및 라이센스 설정에 대한 정보 교환 작업을 제거하여 공유의 효율성을 높이고, 프락시를 사용하여 수동으로 진행되던 설계자의 환경 설정 과정을 자동화한다. 또한, 실행 가능한 프락시를 이용하여 씬 클라이언트 CAD 어플리케이션을 제공한다. 제안된 방법은 Sun Microsystems의 Jini 기술을 이용하여 구현한다. 본 논문에서 제안한 CAD 툴 및 라이센스 공유 시스템은 결과적으로 설계자와 관리자의 불필요한 설계 시간과 노력비용을 감소시키고, CAD 툴의 이용률을 향상시킬 수 있을 것이라고 사료된다. Designers should know CAD tool/license information such as available number of licenses or tools, types, and configuration methods to use CAD tools properly in their group. Usually, this information is provided by managers who administrate CAD tool and license servers in the specific design group. In the previous CAD tool/licenses sharing methods, designers have to get CAD tool/license information manually and setup the environments with their own hands. n a new designer comes into the design working group, the designer wastes unnecessary design time, because of these processes. As a result, designer's poductivity and utilization of CAD tools will decrease Besides, managers also waste their time and effort, since they should provide CAD tool/license information manually to each designer. In this paper, we present an automated scheme to share CAD tool/license information based on directory service. The proposed methods automate the communication processes between managers and designers that minimze unnecessary time to share CAD information. In addition, as this system maintains the consistency of CAD information automatically that remove the repeated work of managers and designers, it improves the enciency of sharing. Besides, it automates the license configuration steps using prof(y Last, we offer Executable Proxy which is proper for thin CAD application. We believe this scheme will reduce designers and managers' time and effort as well as maximize the utilization of CAD tools.

Jini 를 이용한 CAD 툴 라이센스의 효율적인 관리 방식

임재우(Jae-Woo Lim),장경선(Kyoung-Son Jhang) 한국정보과학회 2004 한국정보과학회 학술발표논문집 Vol.31 No.2Ⅰ

VLSI 설계 생산성의 향상을 위하여 여러 대학 및 연구소, 기업체들은 다양한 종류의 CAD 툴을 사용하고 있다. 각 단체에서 CAD 툴을 사용하기 위해서는 CAD 툴을 설치한 후 사용자가 직접 라이센스 파일의 위치를 환경변수에 설정하거나 라이센스 서비스 데몬이 실행되어 있는 컴퓨터의 포트번호와 서버의 이름을 관리자에게 요청하며 환경변수를 직접 설정해주어야 하는 번거로움이 발생한다. 또한, 라이센스의 관리 및 어떤 CAD 툴이 사용 가능한지 확인이 어렵다. 본 논문에서는 네크워크 상의 라이센스 서버로부터 필요한 라이센스 정보를 찾고, 환경변수를 설정하는 라이센스 처리과정을 보다 효율적으로 하기 위해, 네트워크 상의 서비스 발견과 이용을 쉽게 해주는 Jini를 사용하여 라이센스를 공유하는 방식을 제안한다.

빌딩블록 레이아웃을 위한 동시 배치 및 전체 배선 시스템의 구현에 관한 연구

이강(Kang Yi),장경선(Kyoung-Son Jhang),전주식(Chu Shik Jhon) 한국정보과학회 1991 한국정보과학회 학술발표논문집 Vol.18 No.2

배치와 배선 문제는 근본적으로 서로 영향을 주는 긴밀히 연관된 문제로서 분리시켜서 해결할 경우에 사용되는 기법 간의 부조화나 서로 다른 과정에 대한 예측의 부정확성 등의 이유로 원하는 요구에 맞는 효과적인 결과를 얻기 어렵다. 그래서 최근의 연구의 추세는 배치와 전체 배선을 동시에 하는 추세에 있다. 이 논문에서는 building block layout을 위한 배치 및 전체 배선 방법 시스템의 구현에 대하여 설명한다. 이 시스템은, 동시 배치 및 전체 배선 방법을 사용하며, 동시 배치와 전체 배선을 용이하게 하기 위하여 새로운 채널 표현 방법을 채용한 슬라이싱 구조를 사용한다. 또한 배치 및 전체 배선이 수행되는 동안에 사용되는 상당히 정확한 채널 높이 예측 방법을 제시한다.