http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
임준호 ( Joon Ho Lim ),정재열 ( Jae Yeol Jeong ),정익래 ( Ik Rae Jeong ) 한국정보처리학회 2020 한국정보처리학회 학술대회논문집 Vol.27 No.2
드론 기술의 발전은 우리 실생활에서 IoD를 활용한 다양한 서비스 제공을 가능하게 해주었다. IoD 환경을 실질적으로 활용하기 위해서는 드론과 사용자 간의 인증 및 프라이버시 보호가 보장되어야 한다. 본 논문에서는 안전한 드론 운용환경 제공을 위하여 발표된 키 교환 프로토콜들을 분석하여 문제점을 도출하였다. 두 프로토콜 모두 IoD 환경에서 사용자와 드론 간 안전한 키 교환을 목적으로 제안되었으나, 세션키 또는 사용자의 익명 아이디가 노출되어 사용자의 프라이버시가 노출될 수 있다는 문제점과 키 교환 간 사용자의 참여가 요구되어 재해·재난 환경 등 자동화된 프로토콜을 요구하는 실제 환경에 활용되기 부적합하다는 한계를 보여주었다. 따라서 향후 IoD 환경에 적합한 키 교환 프로토콜은 강한 익명성을 동반한 프라이버시 보장뿐 아니라, 드론이 직접 키 교환 요청을 할 수 있어야 한다.
임준호(Joon-Ho Lim),곽용재(Yong-Jae Kwak),박소영(So-Young Park),임해창(Hae-Chang Rim) 한국정보과학회 2003 한국정보과학회 학술발표논문집 Vol.30 No.1B
구문분석 말뭉치는 통계적 구문분석 분야의 필수적인 항목으로 많은 유용성을 가지지만, 말뭉치를 구축할 때, 막대한 시간과 비용이 요구되기 때문에 구축자의 수작업을 감소시키는 방법에 대한 연구가 필요하다. 본 논문에서는 대량의 신뢰도 있는 구문분석 말뭉치를 구축하기 위해 신경망을 사용하는 반자동 구문분석 말뭉치 구축도구에 대해서 설명한다. 개발된 도구는 구문패턴 추출, 신경망 학습, 반자동 구축의 세 단계로 구성된다. 구문패턴 추출 단계에서는 사용자가 정의한 자질집합을 사용하여 기존에 구축된 말뭉치에서 구문패턴들을 추출하고, 신경망 학습의 단계에서는 추출된 구문패턴들을 사용하여 신경망을 학습한다. 그리고, 반자동 구축 단계에서는 학습된 신경망을 사용하여 반자동으로 구문분석 말뭉치를 구축한다. 본 논문에서 제안하는 방법은 다양한 자질집합을 조합하여 사용할 수 있고, 학습을 사용하기 때문에 학습 집합에 나타나지 않은 경우에 대해서도 합리적인 결정을 내릴 수 있다. 소량의 구문분석 말뭉치를 대상으로 실험한 결과, 본 논문에서 제안하는 방법이 약 42.5%의 수작업 횟수 감소율을 보였음을 알 수 있었다.
임준호(Joon Ho Lim),천지영(Ji Young Chun),노건태(Geontae Noh),정익래(Ik Rae Jeong) 한국정보보호학회 2020 정보보호학회논문지 Vol.30 No.6
블록체인 기술은 탈중앙화된(decentralized) 분산원장(distributed ledger)과 합의 기반 구조를 바탕으로 높은 보안 수준을 제공할 수 있다는 장점이 있다. 이와 같은 블록체인 기술의 활용도 증진을 위해서는 헬스 케어, 전자상거래 등 개인정보 처리가 필요한 분야에서의 활용 방안 모색이 필요하다. 이를 위해서는, 블록체인 기반 시스템에서도 유럽 연합(EU) 개인정보보호 규정(GDPR, General Data Protection Regulation)으로 대표되는 개인정보보호 관련 법규 및 규정을 준수할 수 있어야 한다. 그러나, 블록체인의 자체 특성상 기록된 자료에 대한 불변성과 탈중앙성 때문에 기존 개인정보보호 규정의 요구사항을 블록체인상에서 기술적으로 구현함에 어려움이 있다. 본 논문에서 우리는 카멜레온 해시(chameleon hash)와 속성 기반 암호화(Attribute Based Encryption, 이하 ABE)를 활용하여 GDPR에서 요구하는 개인정보 주체의 권리를 보장 가능한 다중 체인(multi-chain)기반 접근제어 시스템을 제시한다. 끝으로 우리의 시스템에서는 기밀성과 무결성을 유지한 가운데, 개인정보 처리가 가능함을 보안 분석을 통해 보인다. Blockchain technology can provide a high level security based on a decentralized distributed ledger and consensus-based structure. In order to increase the utilization of blockchain technology, it is necessary to find a way to use it in fields that require personal data processing such as health care and e-commerce. To achieve this goal, the blockchain based system should be able to comply with data privacy regulations represented by European Union(EU)’s GDPR(General Data Protection Regulation). However, because of the properties of the blockchain like the immutability and decentralized recorded data, it is difficult to technically implement the requirements of the existing privacy regulations on the blockchain. In this paper, we propose a multi-chain based access control system that can guarantee the rights of the personal data subject required by GDPR by utilizing Chameleon Hash and Attribute Based Encryption (ABE). Finally, we will show through security analysis that our system can handle personal data while maintaining confidentiality and integrity.
분산연산 방식을 이용한 이산시간 Cellular 신경회로망의 하드웨어 구현
박성준,임준호,채수익,Park, Sung-Jun,Lim, Joon-Ho,Chae, Soo-Ik 대한전자공학회 1996 전자공학회논문지-B Vol.b33 No.1
본 논문에서는 이산시간 cellular 신경회로망(DTCNN)의 효율적인 디지털 하드웨어 구조를 제안한다. DTCNN은 셀간의 연결 형태를 결정하는 템플릿(template)내에서 국소적이며 공간 불변적인 특징을 가진다. 이와 같은 DTCNN의 특징과 분산연산 방식을 결합하여 간단한 하드웨어와 적은 연결선으로 DTCNN 하드웨어를 구현하였다. 또한 분산연산의 특징인 비트별 연산 방식을 사용하여 셀 간의 연결을 위한 넓은 버스 폭을 단일 비트로 줄였다. 본 논문에서는 제안한 구조를 프로그래밍이 가능한 FPGA를 사용하여 가변적인 구조를 갖는 DTCNN 보드로 구현하였다. In this paper, we propose an efficient digital architecture for the discrete-time cellular neural networks (DTCNN's). DTCNN's have the locality and the translation invariance in the templates which determine the patterns of the connection between the cells. Using distributed arithmetic (DA) and the characteristics of DTCNN, we propose a simple implementation of DTCNN. The bus width in the cell-to-cell interconnection is reduced to one bit because of DA's bitwise operation. We implemented the reconfigurable architecture of DTCNN using programmable FPGA.