http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
에너지 관리 알고리즘을 이용한 저전력 움직임 추정기 구조
김응섭,이찬호,Kim Eung-sup,Lee Chanho 한국통신학회 2005 韓國通信學會論文誌 Vol.30 No.8C
Computation of multimedia data increases in portable devices with the advances of the mobile and personal communication services. The energy management of such devices is very important for the battery-powered operation hours. The motion estimation in a video encoder requires huge amount of computation, and hence, consumes the largest portion of the energy consumption. In this paper, we propose a novel architecture that a low energy management scheme can be applied with several fast-search algorithms. The energy-constrained Vdd hopping (ECVH) technique reduces power consumption of the motion estimation by adaptively changing the search algorithm, the operating frequency, and the supply voltage using the remaining slack time within given power-budget. We show that the ECVH can be applied to the architecture, and that the power consumption can be efficiently reduced. 모바일 기술과 개인 휴대통신 서비스가 발달함에 따라, 휴대용기기에서 멀티미디어 데이터의 연산량은 점점 증가하고 있다. 따라서 배터리로부터 에너지를 얻는 모바일 기기에서의 에너지 관리는 더욱더 중요해지고 있다. 비디오 인코딩에 필수적으로 사용되는 움직임 추정기는 매우 많은 연산량을 갖고 있어, 비디오 인코더에서 가장 많은 에너지를 소모하고 있다. 본 논문에서는 여러 가지 고속 탐색 알고리즘과 에너지 관리 알고리즘을 적용할 수 있는 저전력 움직임 추정기 구조를 제안한다. ECVH (Energy-constrained Vdd hopping)는 slack time과 주어진 에너지 여유분에 따라 수행신간에 사용하는 알고리즘과 동작 주파수, 공급 전압을 동적으로 바꾸어 에너지 소모를 줄이고 주어진 조건 내에서 성능을 최대화하는 알고리즘이다. 본 논문에서는 ECVH를 제안한 구조에 적용했을 때 움직임 추정기의 에너지 소모가 효과적으로 줄어드는 것을 시뮬레이션을 통해 보여주고 있다. 또한 ECVH 알고리즘을 수행하는 전원관리부와 움직임 추정기의 설계 결과를 보여주고 있다.
A novel hardware design for SIFT generation with reduced memory requirement
김응섭,이혁재 대한전자공학회 2013 Journal of semiconductor technology and science Vol.13 No.2
Scale Invariant Feature Transform (SIFT)generates image features widely used to match objectsin different images. Previous work on hardwarebasedSIFT implementation requires excessiveinternal memory and hardware logic [1]. In this paper,a new hardware organization is proposed toimplement SIFT with less memory and hardware costthan the previous work. To this end, a parallelGaussian filter bank is adopted to eliminate thebuffers that store intermediate results becauseparallel operations allow all intermediate resultsavailable at the same time. Furthermore, theprocessing order is changed from the raster-scanorder to the block-by-block order so that the linebuffer size storing the source image is also reduced. These techniques trade the reduction of memory sizewith a slight increase of the execution time andexternal memory bandwidth. As a result, the memorysize is reduced by 94.4%. The proposed hardware forSIFT implementation includes the Descriptorgeneration block, which is omitted in the previouswork [1]. The addition of the hardwired descriptorgeneration improves the computation speed by about30 times when compared with the previous work.