http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
Cu를 함유한 HSLA-100강 용접 열영향부의 미세 조직 및 인성
박태원,심인옥,김영우,강정충 ( T . W . Park,I . O . Shim,Y . W . Kim,C . Y . Kang ) 한국열처리공학회 1995 熱處理工學會誌 Vol.8 No.1
A study was made to characterize the microstructures and mechanical properties of the base metal and the heat-affected zone(HAZ) in Cu-bearing HSLA-100 steel. The Gleeble thermal/mechanical simulator was used to simulated the weld HAZ. The relationship between microstructure and toughness of HAZ was studied by impact test, O.M, SEM, TEM, and DSC. The toughness requirement of military specification value was met in a.ll test temperatures for the base metal. The decrease of HAZ toughness comparing to base plate is ascribed to the coarsed-grain and the formation of bainite. Obliquely sectioned Charily specimens show that secondary crack propagate easily along bainite lath. Improved toughness(240J) at HAZ of Tp₂=950℃ is due to the fine grain, and reasonable toughness(160∼200J) in the intercritical reheated HZA is achieved by the addition of small amount of carbon which affects the formation of M-A. Cu precipitated during ageing for increasing the strength of base metal is dissolved during single thermal cycle to 1,350℃ and is precipitated little on cooling and heating during subsequent weld thermal cycle. Thus, the decrease of toughness does not occur owing to the precipitation of Cu.
VLSI 레이아웃 병렬배선을 위한 하드웨어 가속기 아키텍쳐 설계
정용기(Y.K.Jung),이기희(K.H.Lee),김영우(Y.O.Kim),이상운(S.Y.Lee),이윤재(Y.J.Lee),임인칠(I.C.Lim) 한국정보과학회 1991 한국정보과학회 학술발표논문집 Vol.18 No.1
본 논문에서는 VLSI 레이아웃설계에서 고전적 배선 알고리즘 내재하고 있는 병렬성을 효율적으로 이용하기 위한 하드웨어 배선 가속기의 아키택쳐를 설계한다. 이 배선기는 SIMD(Single instruction Stream Multple Data stream)형으로 N*N 1비트 PE(processing element) 어레이로 구성되며, 배선영역의 2차원 그리드 셀상에 매핑되어 병렬처리 배선을 행한다. 그리고 배선결과의 질과 그리드 셀의 병렬처리에서 PE가 통신겹침을 억제하고 배선 실행속도를 향상을 시킬 수 있는 병렬 배선 알고리즘을 제시한다. 배선 가속기 아키텍쳐는 C++ 언어로 모델링하고, 병렬처리를 위한 배선 알고리즘을 배선예에 적용한 실험결과를 보인다.
권원옥,김학영,김영우,최용석,정영우,정병권,오명훈,박찬호,권혁제,Kwon, W.O.,Kim, H.Y.,Kim, Y.U.,Choi, Y.S.,Jung, Y.U.,Jung, B.K.,Oh, M.H.,Park, C.H.,Kwon, H.J. 한국전자통신연구원 2014 전자통신동향분석 Vol.29 No.4
마이크로프로세서 기술의 발전으로 멀티코어 저전력 x86 및 ARM CPU 기반의 마이크로서버가 출현하였다. 초기 마이크로서버는 기존 서버보다 작은 크기에 단순 집적도를 높인 구조에서 내 외부 스위치와 스토리지, 관리, 내부 연결망까지 기존의 랙 시스템을 대체 할 마이크로서버가 시장에 출시되고 있다. 특히 마이크로서버 시장에 ARM 프로세서의 가세로 x86 프로세서와 치열한 경쟁이 예상되고 있다. 본고를 통하여 마이크로서버의 특징과 시장, 제품 등에 관해서 살펴보도록 한다.
Cu를 함유한 저합금 고장력강의 미세 조직에 미치는 열처리의 영향
박태원,심인옥,김영우,강정충 ( T . W . Park,I . O . Shim,Y . W . Kim,C . Y . Kang ) 한국열처리공학회 1995 熱處理工學會誌 Vol.8 No.2
A study was made to examine the effects of heat-treatment on the microstructures of Cu-bearing HSLA steels. The details of microstructures were studied by using optical microscopy(OM), transmission electron microscopy(TEM) and hardness test. The as-rolled microstructure of HSLA-A consists of ferrite(α) whereas that of HSLA-B consists of needle-shaped phase. The difference in microstructure can be ascribed to the different amount of Ni, Mn, Mo, Cu which affect the hardenability. The sustenite grain size is very small up to 1000℃ owing to the Nb-precipitates. As the austenitizing temperature increases above 1000℃, the austenite grain grows rapidly. There are two hardness peaks in the hardness versus temperature curve, at 500℃ and at 675℃(HSLA-A), 725℃(HSLA-B). The peak at 500℃ result from the formation of Cu-precipitates and second hardness peak is created due to the formation of M-A constituents. The hardness decrease in HSLA-B steel with ageing temperature is small because of the higher amounts of Cu than HSLA-A steel. The fine, round ε-Cu precipitates grow with ageing temperature and finally transform into rod shape.
고우종(W J Koh),허용민(Y M Hur),김영우(Y O Kim),김성중(S. J Kim),최성업(S U. Choi),이상정(S J. Lee),임인칠(I C. Lim) 한국정보과학회 1992 한국정보과학회 학술발표논문집 Vol.19 No.1
본 논문에서는 명령어 수준 병렬처리를 수행하는 VLIW(Very Long Instruction Word)아키텍처 상에서 메모리 인터리빙(memory interleaving) 기법과 메모리 스큐잉(memory skewing) 기법을 적용한 효율적인 메모리 액세스 방식을 제안한다. 즉 어드레스 참조간격(stride)을 입력으로하여 벡터 액세스의 평균 지연시간을 줄이고, 동일한 메모리 뱅크 내에 존재하는 자료를 계속적으로 참조할 때 발생되는 메모리 액세스 상층(memory access conflicts)의 빈도수를 최소화한다. 제안된 방식에의한 VLIW 아키텍처의 병렬화 컴파일러는 각 소스 프로그램에 적합한 메모리 뱅크 수와 메모리 뱅크 위치를 결정하여 병렬처리의 성능이 향상됨을 시뮬레이션을 통해 확인한다.