http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 오명훈 (검색결과 231 건)
- 무료
- 기관 내 무료
- 유료
-
-
-
-
멀티미디어 확장 프로세서의 명령어 집합 구조에 관한 연구
오명훈,이동익,박성모,O, Myeong-Hun,Lee, Dong-Ik,Park, Seong-Mo 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.6
최근의 멀티미디어의 발달에 따라 범용 프로세서에서 멀티미디어 데이터를 효과적으로 처리하려는 연구가 계속되고 있다. 본 논문에서는 범용 프로세서 안에서 멀티미디어 데이터를 효율적으로 처리할 수 있는 명령어들과 그 프로세서의 구조를 제안하고 이를 HDL(Hardware Description Language)로 행위 레벨에서 기술하고 시뮬레이션 하였다. 제안된 멀티미디어 명령어는 특성에 따라 7개의 그룹에 총 48개의 명령어로 구성되며 64비트 데이터 안에서 각각 8비트의 8바이트, 16비트의 4하프워드, 32비트의 2워드의 subword 데이터들을 병렬 처리한다. 모델링된 프로세서는 오픈 아키텍처(Open Architecture)인 SPARC V.9의 정수연산장치에 기반을 두었으며 하바드 구조를 지닌 5단 파이프라인 RISC 형태이다. As multimedia technology has rapidly grown recently, many researches to process multimedia data efficiently using general-purpose processors have been studied. In this paper, we proposed multimedia instructions which can process multimedia data effectively, and suggested a processor architecture for those instructions. The processor was described with Verilog-HDL in the behavioral level and simulated with CADENCE$^{TM}$ tool. Proposed multimedia instructions are total 48 instructions which can be classified into 7 groups. Multimedia data have 64-bit format and are processed as parallel subwords of 8-bit 8 bytes, 16-bit 4 half words or 32-bit 2 words. Modeled processor is developed based on the Integer Unit of SPARC V.9. It has five-stage pipeline RISC architecture with Harvard principle.e.
-
변형에 의한 패턴변화를 활용한 음의 포아송비 다공성 구조
오명훈,최명진,변태욱,조선호 한국전산구조공학회 2017 한국전산구조공학회논문집 Vol.30 No.4
본 논문에서는 변형에 의해 유발된 패턴변화(pattern transformation)에 기반하여 압축(compression)과 인장(tension) 하중 모두에서 음의 포아송 비(negative poisson’s ratio)를 나타내는 다공성(porous) 구조를 제안한다. 기존에 개발된 원형 구멍을 이용한 구조는 연결선(ligament)의 회전 모멘트 부족으로 인해 인장 시 양의 포아송 비를 나타내는 한계점이 있었으며, 타원 형 구멍을 이용한 구조는 응력집중 현상으로 인하여 내구성(durability)이 약한 문제점이 있었다. 이에 본 연구에서는 휘어진 연결선의 배열을 통하여 인장하중 하에서의 회전 모멘트를 증가시키는 동시에 응력집중 현상을 완화하고 변형에너지(strain energy)를 구조물 전반에서 고르게 흡수하도록 설계하였다. 이를 통해 10%의 공칭 변형률(nominal strain) 범위 내의 압축 과 인장 모두에서 음의 포아송 비를 가지며, 기존 모델에 비하여 강성(stiffness)과 내구성이 개선된 구조를 개발하였다. 비선 형 유한요소해석을 통하여 기존 타원형 구멍 모델과의 비교를 수행하였으며 제안된 모델이 구조의 강성과 내구성 측면에서 현저히 개선됨을 확인하였다. In this paper, using a pattern transformation triggered by deformation, we propose a porous structure that exhibits the characteristic of negative Poisson’s ratio in both tension and compression. Due to the lack of torque for rotational motion of ligaments, the existing porous structure of circular holes shows positive Poisson’s ratio under tension loading. Also, the porous structure of elliptic holes has a drawback of low durability due to stress concentration. Thus, we design curved ligaments to increase the rotational torque under tension and to alleviate the stress concentration such that strain energy is uniformly distributed in the whole structure. The developed structure possesses better stiffness and durability than the existing structures. It also exhibits the negative Poisson ratio in both compression and tension of 10% nominal strain. Through nonlinear finite element analysis, the performance of developed structure is compared with the existing structure of elliptic holes. The developed structure turns out to be significantly improved in terms of stiffness and durability.
-
비동기식 저전력 MSP430 프로세서 코어의 게이트 수준설계
오명훈,김성운,신치훈 한국차세대컴퓨팅학회 2008 한국차세대컴퓨팅학회 논문지 Vol.4 No.4
본 논문은 최근 저전력 요구가 중요시되는 센서네트워크의 센서 노드에 사용되는 프로세서에 관한 것이다. TI 사의 MSP430 프로세서 코어와 호환되는 프로세서를 비동기식 설계 기법을 적용하여 마이크로 컨트롤러 자체를 저전력화한다. 프로세서 코어 내부의 제어 로직을 AFSM (Asynchronous Finite State Machine)으로 기술하고 비동기전용 합성툴을 사용하여 게이트 수준으로 설계하였으며, 데이터 패스 로직은 동기식의 것과 동일하게 설계 하였다. 마지막으로 설계된 프로세서 코어를 게이트 수준에서 동기식 방법과 성능 및 에너지 소모를 비교하였다. 또한, 특화된 비동기식 언어를 사용한 상위수준 합성 방법으로 설계된 동일한 프로세서 코어와도 성능, 에너지 소모을 비교하였다. 0.13 um 공정에서 ideal 클록을 가정한 시뮬레이션 결과, 동기식에 비해서는 성능은 동일하였고 에너지는 31.9 % 덜 소모하였다. 상위수준 합성 방법의 비동기식 설계 방법과는 2.7배 성능이 향상되었고, 28.8 % 에너지를 덜 소모하는 것을 확인하였다. With clockless design method an asynchronous version of MSP430 processor core was designed to pursuethe reduction of power consumption. We use data path of synchronous design without change, and, for controlpath, we described inner control logics using asynchronous finite state machine (AFSM) and generated gatelevel netlist. The asynchronous version of MSP430 core was compared with an already designedasynchronous MSP430 core which employed the high-level asynchronous tool flow based on a specializedlanguage and a clock based synchronous MSP430 core at 0.13 um CMOS technology. The maximumperformance of the high-level tool flow version was only 40.6 % of the synchronous or the AFSM version.The AFSM version saves the energy consumption of the synchronous version and the TiDE tool version byabout 31.9 % and 28.8 %, respectively.
-
-
Thixomolding 공정으로 제조된 Mg-xAl-yZn계 마그네슘 합금의 미세조직과 기계적 물성에 미치는 Ti 첨가 영향
오명훈,박성현,장호승,이지호,박노진 한국열처리공학회 2019 熱處理工學會誌 Vol.32 No.3
The microstructural features and relative room temperature mechanical properties were investigated in various compositions of Mg-xAl-yZn alloys by thxiomolding process. The microstructure was composed of α- Mg particles and mixture of α-Mg and β-Mg17Al12 eutectic phase. The amount of β-Mg17Al12 eutectic phase in mixture was increased with increasing Al and Zn contents without grain refinement. After adding Ti content, however, the morphology of β-Mg17Al12 eutectic phase transformed from net-like to discontinuous shape and the average grain size reduced. To determine the relationship between microstructural features and their mechanical properties, a tensile test was performed at room temperature. As a result, it was found that the mechanical properties were improved in all of Ti contained alloys due to increased elongation and the mechanisms are discussed in terms of microstructural evolution.
-
-
오명훈,Oh, Myeong-Hoon 한국인터넷방송통신학회 2021 한국인터넷방송통신학회 논문지 Vol.21 No.6
마이크로서버는 컴퓨팅 서버의 일종으로 2개 이상의 CPU 소켓을 별도의 컴퓨팅 보드에 구현하고, 다수 개의 컴퓨팅 보드를 메인 보드에 집적하는 형태를 지닌다. 클러스터 시스템을 구축하는데 있어서, 마이크로서버를 사용하면 기존의 서버를 여러 대 랙에 장착하는 방법에 비해, 에너지 효율, 상면, 관리 용이성 측면에서 이점이 있다. 또한, 마이크로서버는 컴퓨팅 보드내 CPU 소켓들, 혹은 컴퓨팅 보드끼리 별도의 내부 연결망을 사용할 수 있어서 성능 측면에서도 이점이 존재한다. 본 논문에서 제안된 마이크로서버는 4개의 CPU 소켓을 지닌 컴퓨팅 보드를 메인보드에 총 16개 장착할 수 있는 서버로 Serial-RapidIO (SRIO)를 내부 연결망으로 사용한다. 마이크로서버의 핵심 성능 이슈인 내부 연결망 측면에서의 성능 비교 분석을 위해, 상용 마이크로서버와 내부 연결망 성능을 비교하고 정량화한다. 시험 결과, 내부 연결망을 활용한 데이터 전송 시 대역폭 측면에서 최대 7배 높은 성능을 보였다. 아울러, 실제 클라우드 컴퓨팅에 사용되는 벤치마크 프로그램 적용 시험에서도 유사 CPU 성능 마이크로서버 대비 60%의 수행시간 감소 효과를 얻었다. A microserver is a type of a computing server, in which two or more CPU nodes are implemented on a separate computing board, and a plurality of computing boards are integrated on a main board. In building a cluster system, the microserver has advantages in several points such as energy efficiency, area occupied, and ease of management compared to the existing method of mounting legacy servers in multiple racks. In addition, since the microserver uses a fast interconnection network between CPU nodes, performance improvement for data transfers is expected. The proposed microserver can mount a total of 16 computing boards with 4 CPU nodes on the main board, and uses Serial-RapidIO (SRIO) as an interconnection network. In order to analyze the performance of the proposed microserver in terms of the interconnection network which is a core performance issue of the microserver, we compare and quantify the performance of commercial microservers. As a result of the test, it showed up to about 7 times higher bandwidth improvement when transmitting data using the interconnection network. In addition, with CloudSuite benchmark programs used in actual cloud computing, maximum 60% reduction in execution time was obtained compared to commercial microservers with similar CPU performance specification.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
