http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
김우람 ( Woo Ram Kim ),이윤섭 ( Yun Sub Lee ),한오형 ( Oh Hyung Han ) 조선대학교 공학기술연구원 2015 공학기술논문지 Vol.8 No.2
Development of commercial technology for expansion in domestic anthracite coal utilization is urgent due to the mass reserves of low grade anthracite in Korea. Therefore, a series of experiments were conducted in this study to resolve this problem using CPT column in order to check the possibility of high-quality production for the fine coal that is impossible to treat by dry separation method. Particle size analysis was conducted for the sample using disk mill and vibro screen, and preliminary experiment was conducted for +100 mesh of the product obtained through this process by batch flotation(Sub-A type). Comparison experiment was conducted for -100 mesh and 100 × 325 mesh by each factor-specific condition applying to CPT Column. The result of CPT column flotation by using the proper reagent confirmed through batch flotation was ash rejection 83.15% and recovery 91.44% under the conditions of pulp density 5%, frother temperature 26°C, Kerosene collector (200mL/ton), Pine oil frother (1L./ton), Lime depressant (3kg/ton), air flow rate (1,400mL/ton) and wash water (300mL/ton).
그래픽 스트림 프로세서의 마이크로아키텍쳐와 제어부 설계에 관한 연구
이윤섭(Yun-Sub Lee),정진하(Jin-Ha Jung),김도형(Do-Hyung Kim),최상방(Sang-Bang Choi) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.7
In this paper, we suggest the microarchitecture for 3D graphic processor and design control unit for the stream processing. The proposed stream processors has fully programmable architecture that can exploit the compute intensity and parallelism in graphics applications. It is designed for executing vertex shader 3.0 and pixel shader 3.0 SIMD instructions. The special feature of this design is parrallel vector computing.
교통카드와 같은 범용 RFID를 활용한 자동차용 스마트키 시스템 설계 및 구현
이윤섭(Yun-Sub Lee),김경섭(Kyeong-Seob Kim),윤정희(Jeong-Hee Yun),최상방(Sang-Bang Choi) 대한전자공학회 2009 電子工學會論文誌-CI (Computer and Information) Vol.46 No.4
유비쿼터스 컴퓨팅 기술은 일상생활 환경뿐만 아니라 교육, 의료, 국방, 환경, 행정 등 다양한 인간 활동 영역에 활용되고 있다. 그 중 유비쿼터스의 핵심기술이라고 할 수 있는 RFID 시스템은 현재 다양한 분야에서 사용되어 지고 있는 바코드 인식시스템이나 자기 인식 장치들이 근본적으로 내재하고 있는 실용성 및 보안성과 같은 문제점들을 보완할 수 있는 장점을 가지고 있다. 최근에 자동차 도난방지장치를 스마트키 시스템이라고 불리는 전자인증방식으로 대체하려는 필요성이 커지고 있고 그 응용기술로써 범용성이 뛰어난 RFID 시스템이 각광을 받고 있다. 따라서 본 논문에서는 우리 실생활에 이미 적용되어 쓰이고 있는 교통카드 시스템과 같은 범용 RFID 시스템을 활용하여 자동차용 스마트키 시스템을 설계 및 구현하였다. 우선 차량 제어에 관련된 기능을 수행하는 자동차용 스마트키 시스템 콘트롤 유닛과 사용자 인증 정보를 읽기 위한 RFID 리더기를 구현하였고 보안성 및 안전성을 강화시키기 위하여 RFID 리더기와 컨트롤 유닛간의 사용자 인증 통신 프로토콜을 설계하였다. 차량에 실제 장착하여 테스트한 결과 태그의 인식거리는 1~5cm에서 가장 원활하게 동작되었고 스마트키 시스템을 통한 차량 제어도 원활하게 동작하는 것을 확인하였다. Ubiquitous computing techNoogy is widely used in not only our everyday lives but also in education, medical care, military, environment and administration. RFID system, the basis of ubiquitous, is in the spotlight which can be an alternative solution of a bar code recognition system and magnetic system as they basically have practicality and security issues. An electronic authentication named smart-key system is recently concerned by an alternative solution of the security unit for an automobile. RFID system which has a general purpose is also in the limelight by an application techNoogy. In this paper we designed vehicle smart key system with general-purpose RFID system that is already in use. First, we designed control unit and RFID card reader for vehicle smart key system. Then we propose an algorithm and prove that the vehicle key system is controllable by showing the result of implementing and testing, after installing. Also security level is enlarged by proposing a authentication protocol between RFID reader and control unit.
Ethosome에 캡슐화된 Palmitoyl Tripeptide의 항균효과
이연정 ( Yeon Jung Lee ),이윤섭 ( Yun Sub Lee ),진병석 ( Byung Suk Jin ) 한국공업화학회 2014 공업화학 Vol.25 No.6
Palmitoyl tripeptide (M330) showed higher antimicrobial activities than methyl paraben or phenoxy ethanol through minimum inhibitory concentration (MIC) test. However, when the M330 was added into cosmetic formulation, white precipitates formed due to the electrostatic interaction between M330 and carbopol (carboxy vinyl polymer) as a thickener in cosmetics, and the viscosity of cosmetics decreased sharply. Also, the antimicrobial activities of M330 in cosmetics became lower than those of methyl paraben or phenoxy ethanol. Thus, the encapsulation of M330 in ethosome vesicle was attempted in order to recover the declined antimicrobial activities of M330 in cosmetics and prevent the precipitates from forming. When ethosome-encapsulated M330 was added into cosmetics, the precipitates did not form, and the decrease in the viscosity of cosmetics was not large compared to the addition of unencapsulated M330. Challenge tests showed that antimicrobial activities against gram negative bacteria were improved by the encapsulation of M330, but the encapsulation was not effective against gram positive bacteria and fungus. A combination of M330 with EDTA showed synergistic inhibitory potential against C. albicans. After coencapsulation of M330 and EDTA in ethosome, antimicrobial activities proved to be higher than those of unencapsulated M330 and EDTA.
SIMD 프로그래머블 통합 셰이더를 위한 제어 유닛 설계 및 구현
김경섭(Kyeong-Seob Kim),이윤섭(Yun-Sub Lee),유병철(Byung-Cheol Yu),정진하(Jin-Ha Jung),최상방(Sang-Bang Choi) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.7
그래픽 프로세서의 발달로 실사 수준의 고품질 컴퓨터 그래픽은 여러 분야에 다양한 용도로 사용되고 있으며, 그래픽 프로세서의 핵심 중 하나인 셰이더 프로세서는 프로그램 가능한 통합 셰이더로 발전하였다. 그러나 현재의 상용 그래픽 프로세서들은 특정한 알고리즘에 최적화되어 있어 다양한 알고리즘의 개발을 위해서는 독립적인 셰이더 프로세서가 필요하다. 본 논문에서는 프로그래머블 통합 셰이더 프로세서에서 DirectX 셰이더 어셈블리 명령어를 수행할 수 있는 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위한 제어 유닛을 설계하고 구현하였다. 설계한 제어 유닛은 기능적 레벨에서 시뮬레이션을 통하여 그 성능을 검증 하였으며, FPGA Virtex-4에 구현하여 하드웨어 리소스 사용율을 확인하고 ASIC 라이브러리를 적용하여 동작속도를 확인 하였다. 또한 비슷한 기능을 하는 셰이더 프로세서에 비해 약 1.5배 정도 많은 수의 명령어를 지원하며, 사용하는 연산 유닛 수에 비해 전체적인 성능은 약 3.1GFLOPS 향상된 결과를 보였다. Real picture like high quality computer graphic is widely used in various fields and shader processor, a key part of a graphic processor, has been advanced to programmable unified shader. However, The existing graphic processors have been optimized to commercial algorithms, so development of an algorithm which is not based on it requires an independent shader processor. In this paper, we have designed and implemented a control unit to support high quality 3 dimensional computer graphic image on programmable integrated shader processor. We have done evaluation through functional level simulation of designed control unit. Hardware resource usage rate are measured by implementing directly on FPGA Virtex-4 and execution speed are verified by applying ASIC library. the result of an evaluation shows that the control unit has the commands more about 1.5 times compared to the other shader processors that is a behavior similar to the control unit and with a number of processing units used in a shader processor, compared with the other processors, overall performance of the control unit is improved about 3.1 GFLOPS.
해석적 모델을 이용한 분산된 리오더 버퍼 슈퍼스칼라 프로세서의 성능분석
윤완오(Wan-oh Yoon),신광식(Kwang Sik Shin),김경섭(Kyeong-seob Kim),이윤섭(Yun Sub Lee),최상방(Sang-bang Choi) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.12
슈퍼스칼라 프로세서에서 리오더 버퍼의 복잡도를 줄이는 여러 가지 방법이 제시 되었다. 그 중에서 리오더 버퍼의 포트를 가장 단순하게 하는 방법은 하나로 되어 있는 리오더 버퍼의 구조를 실행 유닛의 개수만큼 여러 개로 나누어 분산된 리오더 버퍼로 구현하는 것이다. 각각의 분산된 리오더 버퍼는 실행 유닛의 작업 부하에 따라 그 크기를 달리 할 수 있다. 하지만 분산된 리오더 버퍼의 크기에 따라 성능의 변화가 크다. 지금까지의 분산된 리오더 버퍼로 나누는 연구는 적절한 크기를 결정하기 위해 시뮬레이션 결과에 기반 하여 직관적으로 유추하였다. 본 논문은 분산된 리오더 버퍼에 M/M/1 큐잉 이론을 이용한 수학적 모델을 적용하여 최적의 크기를 결정하고 CPU2000 벤치마크 프로그램을 수행하여 성능을 측정하고 평가하였으며 기존 슈퍼스 칼라 프로세서 성능의 99.2%를 보여주는 분산된 리오더 버퍼의 최적 크기를 정할 수 있었다. 기존의 리오더 버퍼와 본 논문에서 제시한 분산된 리오더 버퍼를 HDL로 구현하였을 때 포트에서 82%의 하드웨어 자원과 30%이상의 지연시간을 줄였다. There are several approaches for reducing the ROB(Reorder Buffer) complexity in processors. The one technique that makes the simplest ROB ports relies on a distributed implementation that spreads the centralized ROB structure across the functional units(FUs). Each distributed buffers are decided on the size of them by workload of the functional units. The performance of the processor depends on the size of distributed ROB. However, most of previous works have depended on the simulation results to decide the optimsize of distributed ROB. In this paper, we use an analytical model based on the M/M/1 Queuing theory to determine the optimum size of each distributed ROB. Our schemes are evaluated by using the simulation performed by the CPU2000 benchmarks. We are able to choose the optimum size of distributed ROB showing the 99.2% performance compared with existing superscalar processors. We can save 82% hardware resources in ports and reduce more than 30% of delay when ROB and distributed ROB proposed in this paper are designed by HDL.