http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 이근호(Geun-ho Lee) (검색결과 244 건)
- 무료
- 기관 내 무료
- 유료
-
밀폐용기내 압력변화를 이용한 유압식 브레이커의 타격에너지 시험법 개발
이근호,이용범,이기용,Lee, Geun-Ho,Lee, Yong-Beom,Lee, Gi-Yong 한국기계연구원 2002 硏究論文集 Vol.32 No.-
Hydraulic breaker attached excavator generally used for the destroying and disassembling of buildings, crashing road pavement, breaking rocks at quarry and etc. The developed breaker are determined their own destructive force and number of impact by the input hydraulic flow rate and pressure than the operating conditions, In this study, the characteristics of pressure variation in closed vessel is invested for testing the impact energy of hydraulic breaker. To test the impact energy, the test system is designed as a mechanism consisted with a hydraulic cylinder, main base, pressure sensor, LVDT, data acquisition system and etc.. The developed test system is applied to measure the impact energy for hydraulic breaker. The proposed testing method could be applied for conventional impact test and the control system evaluation for hydraulic breakers.
-
3V CMOS Fully-Balanced 상보형 전류모드 적분기 설계
이근호,방준호,조성익,김동용,Lee, Geun-Ho,Bang, Jun-Ho,Cho, Seong-Ik,Kim, Dong-Yong 한국음향학회 1997 韓國音響學會誌 Vol.16 No.3
본 논문에서는 저전압 아날로그-디지털 혼성모드 신호처리를 위한 3V CMOS 연속시간 완전균형 적분기가 설계되었다. 설계된 완전균형 적분기의 기본구조는 NMOS와 PMOS 트랜지스터를 이용한 상보형 회로이며, 이러한 상보형 회로는 적분기의 트랜스컨덕턴스를 증가시킬수 있는 장점이 있다. 그리고 트랜스컨덕턴스의 증가는 적분기의 단위이득 주파수, 폴 그리고 영점을 증가시킨다. 소신호해석과 SPICE 시뮬레이션을 통해 기존의 적분기들과 비교하여 이러한 개선점들을 증명하였다. 0.8 3V CMOS CMOS 공정 파라미터를 이용하여 완전균형 상보형 적분기의 응용회로로서 3차 능동 지역통과 필터를 설계하였다. A 3V CMOS continuous-time fully-balanced integrator for low-voltage analog-digital mixed-mode signal processing is designed in this paper. The basic architecture of the designed fully-balanced integrator is complementary circuit which is composed of NMOS and PMOS transistor. And this complementary circuit can extend transconductance of an integrator. So. the unity gain frequency, pole and zero of integrator are increased by the extended transconductance. The SPICE simulation and small signal analysis results show that the UGF, pole and zero of the integrator is increased larger than those of the compared integrtors. The three-pole active low-pass filter is designed as a application circuit of the fully-balanced integrator, using 0.83V CMOS processing parameter.
-
이근호,Lee, Geun-Ho 한국과학기술단체총연합회 1997 과학과 기술 Vol.30 No.7
파킨슨씨병의 병인과 진단기술, 최신 치료방법의 연구결과 발표 및 최신 정보교환을 목적으로 지난 3월23일부터 4일간 영국 런던에서 열린 제12차 파킨슨씨병에 관한 국제 심포지엄이 열렸다. 우리나라에서는 필자를 비롯해 10여명이 참석하여 5편의 논문을 발표했다.
-
-
설계 타당성 검토를 위한 압력·유량 제어형 사판식 피스톤 펌프의 해석모델 개발
이근호,노대경,박성수,이대희,진정만,장주섭,Lee, Geun-Ho,Noh, Dae-Kyung,Park, Sung-Su,Lee, Dae-Hee,Jin, Jung-Man,Jang, Joo-Sup 한국시뮬레이션학회 2016 한국시뮬레이션학회 논문지 Vol.25 No.4
본 연구는 컴퓨터 해석프로그램 SimulationX로 압력 유량 제어형 사판식 피스톤 펌프의 해석모델을 개발하여 설계의 타당성을 검증하는 것을 다룬다. 설계도면의 제원을 바탕으로 해석모델을 개발하게 되면 프로토타입 제작 이전에 설계의 유효성을 미리 판단할 수 있고 이로 인해 제작상의 반복적 오류를 범하지 않기 때문에 개발비 절감의 효과를 가져올 수 있다. 해석모델 개발의 진행순서는 다음과 같다. 먼저 동역학적 요소가 포함된 밸브, 회전부 등의 각 부품의 구조를 분석하고 도면의 제원을 반영하여 단품 모델링을 한다. 각각의 해석모델을 조합하여 펌프 어셈블리 모델링을 하고 이것이 설계의도에 맞게 부하조건에 따른 압력 유량제어 기능을 원활히 수행할 수 있는지 파악한다. 모델링 절차의 마지막에는 예상했던 메카니즘대로 부품들이 움직이는 모습을 보여줌으로서 설계의 타당성을 검증한다. This study aims to verify the feasibility of design by developing pressure flow-controlled swash plate type pump with the use of SimulationX, a computer analysis program. Developing analysis model based on design drawing data has a cost-saving effect because it is possible to figure out the effectiveness of design through the work and it never falls into repeated inaccuracies in the production process. Analysis model is developed in the following order. First, the structure of each part such as valve and rotating unit which have dynamic factor is analyzed and the modeling of single component is carried out, reflecting drawing data. Second, the modeling of pump assembly is carried out with the combination of each analysis model and a work is conducted to determine whether the modeling can perform pressure flow control function according to load condition smoothly based on design intent. At the end of the modeling process, the feasibility of design is verified by showing the parts which are moving as expected mechanism.
-
기술현황분석 - 하이브리드 굴삭기의 시장 및 기술개발 현황
이근호,남용윤,박영준,방제성,김낙인,Lee, Geun-Ho,Nam, Yong-Yun,Park, Yeong-Jun,Bang, Je-Seong,Kim, Nak-In 재료연구소 2011 機械와 材料 Vol.23 No.3
국제 유가 급등과 배기가스 규제 강화로 인해 건설기계 분야에도 하이브리드 기술을 적용하고자 하는 노력이 커지고 있다. 특히 굴삭기는 연비 성능이 Key Buying Factor로 대두되고 있으며 유지비의 대부분을 연료비가 차지하고 있으므로 하이브리드 시장형성에 유리한 조건을 갖추고 있다. 하이브리드 굴삭기는 동력원으로서 기존의 디젤엔진 외에 전동기 및 전기저장장치를 추가하여 엔진을 고효율 영역에서 운전하고 작업 장치에서 버려지는 에너지를 회수하여 재사용함으로써 에너지 효율을 높이고 배기가스 배출을 저감할 수 있다. 본 논문에서는 하이브리드 굴삭기의 시장 및 기술동향을 기술하여 관련 산업분야의 기수 개발 및 상용화에 기여하고자 한다.
-
-
-
CMOS 상보형 구조를 이용한 아날로그 멀티플라이어 설계
이근호,최현승,김동용,Lee, Geun-Ho,Choe, Hyeon-Seung,Kim, Dong-Yong 대한전자공학회 2000 電子工學會論文誌-SC (System and control) Vol.37 No.2
본 논문에서는 저전압 저전력 시스템에 응용 가능한 CMOS 4상한 아날로그 멀티플라이어를 제안하였다. 제안된 멀티플라이어는 저전압에서 동작이 용이하며 아날로그 회로를 설계하는데 자주 이용되는 LV(Low-Voltage) 상보형 트랜지스터 방식의 특성을 이용하였다. LV 상보형 구조는 등가 문턱전압을 감소시킴으로서 회로의 동작전압을 감소시킬 수 있는 특징이 있다. 설계된 회로의 특성은 2V 공급전압하에서 0.6㎛ CMOS 공정파라미터를 갖는 HSPICE 시뮬레이션을 통하여 측정되었다. 이때 ±0.5V까지의 입력선형 범위내에서 선형성에 대한 오차는 1%미만이었다. 또한 -3㏈ 점에서의 대역폭은 290㎒, 그리고 전력소모는 373㎼값을 나타내었다. In this paper, the CMOS four-quadrant analog multipliers for low-voltage low-power applications ate presented. The circuit approach is based on the characteristic of the LV(Low-Voltage) composite transistor which is one of the useful analog building blocks. SPICE simulations are carried out to examine the performances of the designed multipliers. Simulation results are obtained by 0.6${\mu}{\textrm}{m}$ CMOS parameters with 2V power supply. The LV composite transistor can easily be extended to perform a four-quadrant multiplication. The multiplier has a linear input range up to $\pm$0.5V with a linearity error of less than 1%. The measured -3㏈ bandwidth is 290MHz and the power dissipation is 373㎼. The proposed multiplier is expected to be suitable for analog signal processing applications such as portable communication equipment, radio receivers, and hand-held movie cameras.
-
이근호,이종인,Lee Geun-Ho,Lee Jong-Inn 한국정보통신학회 2004 한국정보통신학회논문지 Vol.8 No.7
본 논문에서는 DSL 모뎀의 입출력단에 응용 가능한 수신단의 CMOS 필터를 설계 제안하였다. 제안된 필터는 저전력 특성을 위한 저전압 동작이 가능하며, 저역통과 특성과 고역통과 특성이 혼합된 연속시간 필터 형태로 송신단과 수신단에 위치하여 각종 DSL 시스템에 응용가능하다. 수신단에서 차단주파수는 각각 138kHz와 1.1MHz로서 요구되는 DSL 시스템의 표준 설계사양에 부합하도록 설계하였다. 선형성면에서 개선된 특성을 나타낸 저전압 gmr 방식의 적분기가 필터 설계를 위한 기본블럭으로 이용되었다. 설계된 필터는 0.25${\mu}m$ CMOS n-well 공정 파라미터를 이용한 HSPICE 시뮬레이션을 통해 그 특성이 검증되었다. In this paper, CMOS analog filters for use in the Analog front End of digital subscriber loop(DSL) chip set are proposed. Designed filters contain receiver continuous-time filters which are composed of lowpass and highpass functions. And their cutoff frequency are 138H1z and 1.1MHz respectively. A low-voltage gm-c integrator is improved and used to design filters. Desisned filters are verified by HSPICE simulation with the 0.25${\mu}m$ CMOS n-well parameter.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
