연구논문 - 박막 및 전자재료 - : 급속열처리공정에 의한 CdTe 박막형 태양전지 특성 향상에 관한 연구

염근영(Geun Young Yeom),김현수(Hyeon Soo Kim),조영아(Young A Cho),오경희(Kyung Hee Oho),윤종구(Jong Ku Yoon) 대한금속재료학회(구 대한금속학회) 1996 재료.물성 심포지엄 Vol.- No.-

대기압 플라즈마를 이용한 산화물 박막 트랜지스터 표면처리에 관한 연구

김가영(Ga Young Kim),김경남(Kyong Nam Kim),염근영(Geun Young Yeom) 한국표면공학회 2015 한국표면공학회지 Vol.48 No.1

Recently, oxide TFTs has attracted a lot of interests due to their outstanding properties such as excellent environmental stability, high mobility, wide-band gap energy and high transparency, and investigated through the method using vacuum system and wet solution. In the case of the method using wet solution, process is very simple, however, annealing process should be included. In this study, to overcome the problem of annealing process, atmospheric pressure plasma was used for annealing, and the electrical characteristics such as on/off ration and mobility of device were investigated.

새로운 정공차폐 층 (Hole blocking layer)으로 DCJTB 도핑된 24MeSAlq를 이용한 백색유기발광다이오드

김미숙,임종태,염근영,Kim, Mi-Suk,Lim, Jong-Tae,Yeom, Geun-Young 한국재료학회 2006 한국재료학회지 Vol.16 No.4

To obtain balanced white-emission and high efficiency of the organic light-emitting diodes (OLEDs), a deep blue emitter made of N,N'-diphenyl-N,N'-bis(1-naphthyl)- (1,1'-biphenyl)-4,4'-diamine (NPB) emitter and a new red emitter made of the Bis(2,4 -dimethyl-8-quinolinolato)(triphenylsilanolato)aluminum(III) (24MeSAlq) doped with red fluorescent 4-(dicyanomethylene)-2-tert-butyl-6-(1,1,7,7-tetramethyljulolidyl-9-enyl)-4H -pyran (DCJTB) were used and the device was tuned by varying the thickness of the DCJTB-doped 24MeSAlq and $Alq_3$. For the white OLED with 10 nm thickness DCJTB (0.5%) doped 24MeSAlq and 45 nm thick $Alq_3$, the maximum luminance of about 29,700 $Cd/m^2$ could be obtained at 14.8 V. Also, Commission Internationale d'Eclairage (CIE) chromaticity coordinates of (0.32, 0.28) at about 100 $Cd/m^2$, which is very close to white light equi-energy point (0.33, 0.33), could be obtained.

Low-Angle Forward Reflected Neutral Beam Etching을 이용한 Aspect-Ratio-Dependent Etching 현상의 제거

민경석,박병재,염근영,김성진,이재구,Min Kyung-Seok,Park Byoung-Jae,Yeom Geun-Young,Kim Sung-Jin,Lee Jae-Koo 한국진공학회 2006 Applied Science and Convergence Technology Vol.15 No.4

본 연구에서는 반응성 이온빔을 low-angle forward reflection으로 생성시킨 중성빔을 이용하여 Aspect Ratio Dependent Etching (ARDE) 현상이 제거되는 효과에 대하여 연구하였다. SF6 가스를 사용하여 Inductively Coupled Plasma system과 이온빔으로 각각 poly-Si 을 식각한 결과 ARDE 현상을 관찰할 수 있었으며, Si 기판위에 증착된 Poly-Si을 식각하는 것보다 $SiO_2$ 기판 위에 증착된 Poly-Si을 식각하는 것이 ARDE 현상이 더 많이 나타난다는 것을 관찰할 수 있었다. 반면에 같은 공정 조건에서 중성빔으로 poly-Si을 식각한 결과 이러한 ARDE 현상이 효과적으로 제거되었음을 관찰할 수 있었다. 중성빔을 이용하여 ARDE 현상이 제거되는 원리는 2 차원의 XOOPIC code 와 TRIM code를 사용하여 여러가지 나노스케일의 형상을 컴퓨터 시뮬레이션하여 증명하였다. In this study, the effect of using a neutral beam formed by low-angle forward reflection of a reactive ion beam on aspect-ratio-dependent etching (ARDE) has been investigated. When a SF6 Inductively Coupled Plasma and $SF_6$ ion beam etching are used to etch poly-Si, ARDE is observed and the etching of poly-Si on $SiO_2$ shows a higher ARDE effect than the etching of poly-Si on Si. However, by using neutral beam etching with neutral beam directionality higher than 70 %, ARDE during poly-Si etching by $SF_6$ can be effectively removed, regardless of the sample conditions. The mechanism for the removal of ARDE via a directional neutral beam has been demonstrated through a computer simulation of different nanoscale features by using the two-dimensional XOOPIC code and the TRIM code.

저에너지의 Ar 중성빔을 이용한 Silicon의 Atomic Layer Etching

오창권,박상덕,염근영,Oh, Chang-Kwon,Park, Sang-Duk,Yeom, Geun-Young 한국재료학회 2006 한국재료학회지 Vol.16 No.4

In this study, atomic layer etching of Si has been carried out using $Cl_2$ adsorption followed by the irradiation Ar neutral beam of low energy. In this experiment, the etch rate of Si was dependent on the $Cl_2$ pressure(the surface coverage of chlorine) and the irradiation time of Ar neutral beam(the flux density of Ar neural beam). And the etch rate of Si(100) and Si(111) were saturated exactly at one monolayer per cycle with $1.36{\AA}/cycle\;and\;1.57{\AA}/cycle$, respectively.

Pin-to-plate Type 대기압 PECVD 방법을 이용해 성장된 다중벽 탄소나노튜브의 전계방출 특성연구

박재범,경세진,염근영,Park Jae-Beom,Kyung Se-Jin,Yeom Geun-Young 한국진공학회 2006 Applied Science and Convergence Technology Vol.15 No.4

본 연구에서는 전계 방출소자로 사용하기 위한 탄소나노튜브의 합성 방법으로, pin to plate type의 대기압 플라즈마 소스를 사용한 AP-PECVD(Atmosphere pressure plasma enhanced chemical vapor deposition)를 이용하였으며, 이를 통하여 대기압에서 성장된 탄소나노튜브의 구조적 및 전기적 특성을 연구하였다. 유리 / 크롬 / 니켈을 기판으로 사용하여 $400{\sim}500^{\circ}C$ 변화 영역에서 탄소나노튜브를 성장시킨 결과 다중벽 탄소나노튜브가 얻어짐을 알 수 있었다. $500^{\circ}C$에서 성장시킨 탄소나노튜브의 경우 FT-Raman을 이용한 분석 결과 $I_D / I_G$ ratio 가 0.772 임을 관찰하였으며 TEM으로 분석결과, 내부의 그래파이트층은 15 - 20 층, 내부 직경은 10-15nm, 외부 직경은 30 - 40nm 이고, 각 층간의 간격은 0.3nm 임을 알 수 있었다. 또한 전계 방출 문턱전압은 $2.92V/{\mu}m$ 이고, FED 에서 요구되는 $1mA/cm^2$의 방출전류밀도는 $5.325V /{\mu}m$의 문턱전압 값을 가지는 것을 관찰하였다. In this study, carbon nanotubes (CNTs) were grown on glass substrates coated with Ni/Cr by an atmospheric pressure plasma enhanced chemical vapor deposition(AP-PECVD) and their structural and electrical characteristics were investigated as a possible application to the field emitter of field emission display (FED) devices. The substrate temperature ($400{\sim}500^{\circ}C$) were varied and the grown CNTs were multi wall CNTs (at $500^{\circ}C$, 15 - 20 layers of graphene sheets, distance of each layer : 0.3nm, inner diameter: 10 - 15nm, outer diameter: 30 - 40nm). The ratio of defective carbon peak to graphite carbon peak of the CNTs grown at $500^{\circ}C$ (C measured by fourier transform(FT)-Raman was 0.772 $I_D / I_G$ ratio. When field emission properties were measured, the turn-on field was $2.92V/{\mu}m$ and the emission field at $1mA/cm^2$ was $5.325V /{\mu}m$.

광방출 분석법을 이용한 산화물 식각 장비의 세정 주기 최적화

손길수,노용한,염근영,김수홍,김명운,조형철,Son, Gil-Su,Roh, Yong-Han,Yeom, Geun-Young,Kim, Su-Hong,Kim, Myoung-Woon,Cho, Hyung-Chul 한국진공학회 2011 Applied Science and Convergence Technology Vol.20 No.6

이 논문에서 광방출 분석법을 응용하여 반응용기 내부 오염과 특정 파장 크기변화의 관계를 알아보았다. 광방출 분석법을 이용하면 $O_2$ 플라즈마에서 폴리머가 제거되는 것이 관찰된다. 하지만 광방출 분석법은 외부영향에 의한 노이즈로 분석이 힘들며 다양한 조건에서의 폴리머 제거 상태를 비교하는 건 쉽지 않다. 이를 해결하고자 diff_CO 함수를 정의하고, 여러 경우에서의 diff_CO 함수 변화를 확인하였다. diff_CO 함수는 RF 인가시간이 증가함에 따라 최대값의 크기 감소와 작은 꼭지점 개수의 증가를 관찰할 수 있으며, 이를 이용하면 반응용기를 열지 않고도 반응용기 내부 오염정도를 파악하여 반응용기 세정 시점을 정할 수 있었다. In this paper, the relationship of chamber contamination and the intensity change of specific wavelength was investigated. "diff_CO" formula was introduced to rule out background noise caused by external conditions and to detect when the polymer is removed from the chamber. As RF time increased, diff_CO trend showed the decrease of the maximum peak and increased number of small intensity peaks. From the diff_CO change, it was possible to determine when the chamber needs to be cleaned without opening the chamber.

태양전지용 CdTe 박막의 물리적ㆍ 전기적 특성에 미치는 열처리 효과

김현수(Hyeon-Soo Kim),조영아(Young-Ah Cho),염근영(Geun-Young Yeom),신성호(Sung-Ho Shin),박정일(Jung-Il Park),박광자(Kwang-Ja Park) 한국진공학회(ASCT) 1995 Applied Science and Convergence Technology Vol.4 No.3

본 연구에서는 비정질 실리콘과 CuInSe₂와 함께 지상용 태양전지재료로 널리 연구되고 있는 다결정 CdTe박막의 열처리방법으로서 로열처리와 반도체 공정에서 사용되는 급속열처리 방법을 이용하여 이들 열처리의 효과를 분석함으로써 태양전지용 다결정 CdTe박막에 적합한 효율적인 열처리 방법에 대한 연구를 수행하였다. 증착 후 열처리조건에 따른 결정구조, 결정립 크기, 표면과 박막내부의 성분, 밴드캡 에너지값, 그리고 전기비저항 등을 측정하여 태양전지용 CdTe박막의 물리적ㆍ전기적 특성에 미치는 열처리효과를 관찰하였다. 연구결과 300℃에서 증착하고 CdCl₂ 처리 후 400℃ 30분간 로열처리를 한 경우, 그리고 200℃에서 증착 후 500℃ 부근에서 1분간 급속열처리를 한 경우 다결정 CdTe 박막의 물리적 전기적 특성이 현저히 향상됨을 알 수 있었다. 특히 급속열처리의 경우 로열처리에 비해 결정립의 크기는 작으나 전기비저항이 낮고 밴드갭 에너지가 단결정에 더욱 접근하며 태양전지용 다결정 CdTe 박막의 열처리 방법으로 적용할 가치가 있는 방법으로 사료된다. Polycrystalline CdTe thin film are widely studied by many researchers along with a-Si : H and CulnSe₂ for terrestrial solar energy conversion materials. In this srudy, effects of annealing on physical and electrical properties of polycrystalline CdTe thin films have been investigated to find optimized annealing conditions required for solar cell materials. As annealing method, in addition to the typical furnace annealing, rapid thermal annealing method which is used for silicon integrated circuit processing was used. As physical and electrical properties, crystal structure, grain size, composition of CdTe bulk and surface, and bandgap energy, and electrical resistivity were investigated. Results showed that physical and electrical properties of polycrystalline CdTe were dramatically improved by furnace annealing at 400℃ , 30 min after 300℃ deposition and CdCl₂ treatment or by rapid thermal annealing at 550℃, 1 min after 200℃ deposition. Despite smaller grain size, rapid thermal annealing shows low electrical resistivity and near ideal bandgap energy compared to furnace annealing. therefore, rapid thermal annealing could be used as an annealing methode for polycrystalline CdTe min films applied to solar cell.

유도결합 Cl₂ 및 HBr / Cl₂ 플라즈마를 이용한 STI용 실리콘 Shallow trench 식각공정에 관한 연구

이주훈(Ju-Hoon Lee),이영준(Young-Jun Lee),김현수(Hyeon-Soo Kim),이주욱(Ju-Wook Lee),이정용(Jung-Yong Lee),염근영(Geun-Young Yeom) 한국진공학회(ASCT) 1997 Applied Science and Convergence Technology Vol.6 No.3

고밀도 유도결합 Cl₂ 및 HBr/Cl₂ 플라즈마를 이용하여 차세대 반도체 집적회로에 사용가능한 STI(Shallow Trench Isolation) 구조에서 trench 식각시 trench etch profile 및 격자손상에 영향을 미치는 공정변수의 효과에 대하여 연구하였다. 식각결과 Cl₂만을 사용한 경우에는 trench 식각공정 동안 화학적 측면식각의 증가로 인하여 등방성 식각이 얻어지고 이는 유도입력 전력이 증가하고 바이어스 전압이 감소함에 따라 이의 경향이 증가하였다. 측면식각의 정도는 Cl₂에 N₂ 및 O₂의 첨가에 따라 감소하여 HBr을 사용한 경우에 있어서는 Br 라디칼이 Cl 라디칼에 비하여 자발적인 실리콘 식각의 민감도가 감소하여 positive angle의 식각형상이 얻어졌으며 HBr내에 Cl₂의 증가에 따라 이방성 식각이 얻어졌다. 물리적인 격자손상을 투과전자현미경으로 관찰한 결과 Cl₂/N₂ 및 HBr을 함유한 식각가스를 사용한 경우에 trench 표면에서 결함이 관찰되었다. Silicon shallow trenches applied to the STI (Shallow Trench Isolation) of integrated circuits were etched using inductively coupled Cl₂ and HBr/Cl₂ plasmas and the effects of process parameters on the etch profiles of silicon trenches and the physical damages on the trench sidewall and bottom were investigated. The increase of inductive power and bias voltage in Cl₂ and HBr/Cl₂ plasmas increased polysilicon etch rates in general, but reduced the etch selectivities over nitride. In case of Cl₂ plasma, low inductive power and high bias voltage showed an anisotropic trench etch profile, and also the addition of oxygen or nitrogen to chlorine increased the etch anisotropy. The use of pure HBr showed a positively angled etch profile and the addition of Cl₂ to HBr improved the etch profile more anisotropically. HRTEM study showed physical defects formed on the silicon trench surfaces etched in Cl₂/N₂ or HBr/Cl₂ plasmas.

나노 반도체 소자를 위한 펄스 플라즈마 식각 기술

양경채(Kyung Chae Yang),박성우(Sung Woo Park),신태호(Tae Ho Shin),염근영(Geun Young Yeom) 한국표면공학회 2015 한국표면공학회지 Vol.48 No.6

As the size of the semiconductor devices shrinks to nanometer scale, the importance of plasma etching process to the fabrication of nanometer scale semiconductor devices is increasing further and further. But for the nanoscale devices, conventional plasma etching technique is extremely difficult to meet the requirement of the device fabrication, therefore, other etching techniques such as use of multi frequency plasma, source/bias/gas pulsing, etc. are investigated to meet the etching target. Until today, various pulsing techniques including pulsed plasma source and/or pulse-biased plasma etching have been tested on various materials. In this review, the experimental/theoretical studies of pulsed plasmas during the nanoscale plasma etching on etch profile, etch selectivity, uniformity, etc. have been summarized. Especially, the researches of pulsed plasma on the etching of silicon, SiO₂, and magnetic materials in the semiconductor industry for further device scaling have been discussed. Those results demonstrated the importance of pulse plasma on the pattern control for achieving the best performance. Although some of the pulsing mechanism is not well established, it is believed that this review will give a certain understanding on the pulsed plasma techniques.