http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 신영산(Shin Young San) (검색결과 5 건)
- 무료
- 기관 내 무료
- 유료
-
신영산(Young-San Shin),위재경(Jae-Kyung Wee),송인채(Inchae Song) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.9
본 논문에서는 Carbon Nanotube(CNT) 센서 어레이를 위한 저 전력, 소 면적의 신호 검출 시스템을 제안한다. 제안된 시스템은 신호 검출회로, 디지털 제어기, UART I/O로 구성된다. 신호 검출회로는 VGA를 공유하는 64개의 transimpedance amplifier(TIA)와 11비트 해상도의 successive approximation register-ADC(SAR-ADC)를 사용하였다. TIA는 센서의 전압 바이어스 및 전류를 증폭하기 위한 active input current mirror(AICM)와 증폭된 전류를 전압으로 변환하는 저항 피드백 방식의 VGA(Variable Gain Amplifier)로 구성되어있다. 이러한 구조는 큰 면적과 많은 전력을 필요로 하는 VGA를 공유하기 때문에 다수의 센서 어레이에 대해 검출 속도의 저하 없이 저 전력, 소 면적으로 신호 검출이 가능하게 한다. SAR-ADC는 저 전력을 위하여 입력 전압 level에 따라 하위 bit의 동작을 생략하는 수정된 알고리즘을 사용하였다. ADC 및 센서의 선택은 UART Protocol 기반의 디지털 제어기에 의해 선택되며, ADC의 data는 UART I/O를 통해 컴퓨터와 같은 단말기를 통해 모니터링 할 수 있다. 신호 검출회로는 0.13㎛ CMOS 공정으로 설계되었으며 면적은 0.173 ㎟이며 640 sample/s의 속도에서 77.06㎼의 전력을 소모한다. 측정 결과 10㎁ - 10㎂의 전류 범위에서 5.3%의 선형성 오차를 가진다. 또한 UART I/O, 디지털 제어기는 0.18㎛ CMOS 공정을 이용하여 제작하였으며 총면적은 0.251 ㎟ 이다. In this paper, we propose a signal readout system with small area and low power consumption for CNT sensor arrays. The proposed system consists of signal readout circuitry, a digital controller, and UART I/O. The key components of the signal readout circuitry are 64 transimpedance amplifiers (TIA) and SAR-ADC with 11-bit resolution. The TIA adopts an active input current mirror (AICM) for voltage biasing and current amplification of a sensor. The proposed architecture can reduce area and power without sampling rate degradation because the 64 TIAs share a variable gain amplifier (VGA) which needs large area and high power due to resistive feedback. In addition, the SAR-ADC is designed for low power with modified algorithm where the operation of the lower bits can be skipped according to an input voltage level. The operation of ADC is controlled by a digital controller based on UART protocol. The data of ADC can be monitored on a computer terminal. The signal readout circuitry was designed with 0.13㎛ CMOS technology. It occupies the area of 0.173 ㎟ and consumes 77.06㎼ at the conversion rate of 640 samples/s. According to measurement, the linearity error is under 5.3% in the input sensing current range of 10㎁ - 10㎂. The UART I/O and the digital controller were designed with 0.18㎛ CMOS technology and their area is 0.251 ㎟.
-
이중 모드 ADC를 이용한 U-Health 시스템용 맥박수와 맥박파형 검출 회로 설계
신영산(Young-San Shin),위재경(Jae-Kyung Wee),송인채(Inchae Song) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.9
본 논문에서는 수면 중에 사용자의 건강상태를 모니터링 하기 위한 U-health 시스템으로 맥박 수와 맥박 파형 검출 회로를 제안하였다. 제안된 검출 회로의 출력은 배터리의 교체 없이 장시간 사용하기 위하여 건강 상태에 따라 맥박 수 또는 맥박 파형이 선택된다. 이러한 동작을 위해 제안된 신호 검출 회로는 ADC 모드 또는 카운트 모드로 동작하는 이중 모드 ADC와 간단한 디지털 로직으로 구성된 판별기를 사용하였다. 우선 초기에는 카운트 모드로 동작하는 이중 모드 ADC를 통해 4초 동안의 맥박 수를 검출한다. 검출된 맥박수는 판별기에서 1분간 누적한 뒤 건강 상태를 판별한다. 건강 이상 등으로 맥박 수가 설정된 정상 범위를 벗어난 경우 이중 모드 ADC는 ADC 모드로 동작하며 맥박 파형을 1kHz의 샘플링 주파수로 10bit의 디지털 데이터로 변환한다. 데이터는 버퍼에 저장하였다가 620kbps의 속도로 RF Tx를 통해 단말기로 전송한다. 이때 RF Tx는 모드 에 따라 1분 혹은 1ms 간격으로 동작한다. 제안된 신호 검출 회로는 0.11㎛ 공정으로 설계하였으며 460X800 ㎛<SUP>2</SUP> 의 면적을 차지한다. 측정결과 제안된 검출 회로는 1V의 동작 전압에서 카운트 모드에서는 161.8㎼, ADC 모드에서는 507.3㎼의 전력을 소모한다. In this paper, we proposed a readout circuit of pulse waveform and rate for a U-health system to monitor health condition. For long-time operation without replacing or charging a battery, either pulse waveform or pulse rate is selected as the output data of the proposed readout circuit according to health condition of a user. The proposed readout circuit consists of a simple digital logic discriminator and a dual-mode ADC which operates in the ADC mode or in the count mode. Firstly, the readout circuit counts pulse rate for 4 seconds in the count mode using the dual-mode ADC. Health condition is examined after the counted pulse rate is accumulated for 1 minute in the discriminator. If the pulse rate is out of the preset normal range, the dual-mode ADC operates in the ADC mode where pulse waveform is converted into 10-bit digital data with the sampling frequency of 1 kHz. These data are stored in a buffer and transmitted by 620 kbps to an external monitor through a RF transmitter. The data transmission period of the RF transmitter depends on the operation mode. It is generally 1 minute in the normal situation or 1 ms in the emergency situation. The proposed readout circuit was designed with 0.11 ㎛ process technology. The chip area is 460 X 800 ㎛<SUP>2</SUP>. According to measurement, the power consumption is 161.8 ㎼ in the count mode and 507.3 ㎼ in the ADC mode with the operating voltage of 1 V.
-
-
이동호,신영산,송진호,위재경,이정민,설재수,Lee, Dong-Ho,Shin, Young-San,Song, Jin-Ho,Wee, Jae-Kyung,Lee, Jeong-Min,Seol, Jae-Soo 한국음향학회 2012 韓國音響學會誌 Vol.31 No.5
본 논문에서는 다중 전압을 사용하는 초소형 시스템 구성 및 모듈 설계 방법론을 제시한다. 특히 잡음에 취약한 아날로그 IC의 특성을 개선하기 위한 PDN 구성 방법과 필터 구성 방법에 중점을 두어 설계하였다. 이에 제작된 모듈은 고전압에 의한 잡음을 방지하기 위해 공급 전원별로 접지면을 분할하고, 이를 공통 접지면으로 구성하기 위해 필터를 연결하였으며, via stitching 기법을 사용하였다. 이를 본 논문에서는 PDN 구조를 Lumped 모델로 구성하여 시뮬레이션을 통해 분석하고, 측정을 통해 확인하였다. 시뮬레이션 결과 4.7 uH의 Inductor를 연결하였을 때, 공통 접지면을 사용했을 때보다 -7 dB의 잡음 감소 효과를 확인할 수 있었고, 측정 결과 약 12 %가 감소하였음을 확인할 수 있었다. This paper suggest configuration method of small-size system and design method of module using multi power. In particular module designed to focus on PDN(Power Distribution Network) and filter configuration method to improve the characteristics of noise sensitive analog IC. For the prevention of high-voltage noise, manufactured module is used the ground-isolated technique and via stitching, and is connected grounds with a series of filters. In this paper, so we analyzed PDN structure through the simulation using lumped modeling and confirmed through measurement. Simulation results, when connecting 4.7uH inductor, we made certain that noise of -7dB decreases much more than when it did not. And it was confirmed 12% less than Background Noise.
-
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
