http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
디지털 컨트롤러 공유 및 Pseudo Relaxation Oscillating 기법을 이용한 원-칩 다중출력 SMPS
박영균,임지훈,위재경,이용근,송인채,Park, Young-Kyun,Lim, Ji-Hoon,Wee, Jae-Kyung,Lee, Yong-Keun,Song, Inchae 대한전자공학회 2013 전자공학회논문지 Vol.50 No.9
본 논문에서는 디지털 제어부를 공유하며, 회로 동작시간의 분배 방식을 통해 다중 출력을 지원하는 SMPS를 제안한다. 제안된 회로는 Pseudo Relaxation Oscillating 기법의 DPWM 발생기를 사용한다. 제안된 SMPS는 회로의 동작시간 분배 방식을 사용하여 기존의 DPWM 발생기에서 문제가 되는 큰 면적의 디지털 로직 컨트롤러를 공유하는 형태이기 때문에 칩 면적과 효율 측면에서 큰 이점을 가지지만, 각 DPWM 발생기의 실시간 제어가 어려우며 불안정한 출력 전압을 공급할 수 있다는 단점을 가진다. 이를 해결하기 위해 본 논문에서는 동작시간 분배 방식으로 인해 동작클록이 인가되지 않은 DPWM 발생기들의 출력전압을 실시간으로 피드백 받아 안정된 출력 전압을 공급할 수 있는 실시간 전류 보정 기법을 제안한다. 제안된 SMPS를 100MHz의 내부 제어 동작 주파수와 10MHz 스위칭 주파수로 동작시킬 시, 소모되는 내부 코어 회로의 최대 전류는 4.9mA이며, 출력 버퍼를 포함한 전체 시스템의 전력 소모는 30mA이다. 또한 800mA, 100KHz의 load current regulation 조건으로 시뮬레이션 시, 3.3V 출력전압에 대한 최대 리플 전압은 11mV, Over/Undershoot voltage는 각각 10mV, 19.6mV 이다. 코어 회로의 크기는 $700{\mu}m{\times}800{\mu}m$의 작은 면적으로 구현가능하다. 제안된 회로는 Dong-bu Hitek BCD $0.35{\mu}m$ 공정을 이용한 시뮬레이션을 통해 검증되었다. This paper suggests a multi-level and multi-output SMPS based on a shared digital logic controller through independently operating in each dedicated time periods. Although the shared architecture can be devised with small area and high efficiency, it has critical drawbacks that real-time control of each DPWM generators are impossible and its output voltage can be unstable. To solve these problems, a real-time current compensation scheme is proposed as a solution. A current consumption of the core block and entire block with four driver buffers was simulated about 4.9mA and 30mA at 10MHz switching frequency and 100MHz core operating frequency. Output voltage ripple was 11 mV at 3.3V output voltage. Over/undershoot voltage was 10mV/19.6mV at 3.3V output voltage. The noise performance was simulated at 800mA and 100KHz load regulation. Core circuit can be implemented small size in $700{\mu}m{\times}800{\mu}m$ area. For the verification of proposed circuit, the simulations were carried out with Dong-bu Hitek BCD $0.35{\mu}m$ technology.
근거리장에서 NFS를 사용한 차폐효율 평가방법에 관한 연구
박정열(Jungyeol Park),송인채(Inchae Song),김부균(Boo-Gyoun Kim),김은하(Eun-Ha Kim) 대한전자공학회 2016 전자공학회논문지 Vol.53 No.8
본 논문에서는 근거리장에서 NFS(near field scanning)를 사용한 차폐효율 평가 방법을 통해 CNT(carbon nanotube) 필름의 차폐 특성을 분석하였다. 차폐 특성 평가는 농도 5%와 1mm의 두께를 가지는 CNT 필름과 실제 IC package를 모사한 테스트쿠폰을 사용하여 CNT 필름과 테스트쿠폰과의 거리에 따른 전자파 차폐효율 및 측정 위치에 따른 차폐효율을 측정하였다. 그 결과 근거리장에서 측정된 차폐효율은 주파수에 따라 차폐효율이 달랐다. 테스트쿠폰의 중심에서 측정된 전기장 차폐효율은 fringing effect의 영향을 받는 패턴경계보다 전기장 차폐효율이 좋은 것으로 측정되었다. 이는 근거리장에서 측정된 차폐효율은 주파수뿐만 아니라 CNT 필름과 측정 프로브의 높이, 측정 위치와 같은 측정 환경에 영향을 받는 것을 보여준다. 결론적으로 근거리장에서 제안된 방법을 사용하여 측정한 차폐효율과 ASTM D 4935-10에 의해 측정된 차폐효율은 연관성을 찾기 어렵기 때문에 전장 시스템의 거리 영역에 따라 적절한 측정 방법을 고려하여 측정해야 한다. In this paper, we evaluated shielding effectiveness (SE) of carbon nanotube (CNT) film using near field scanning (NFS) in near field analysis. We adopted CNT film with deposit carbon density of 5% and thickness of 1mm for evaluation of shielding characteristic. Using a test coupon analogized to an actual IC package, we measured SE according to measuring position and SE according to distances between the CNT film and the test coupon. As a result, the measured SE in the near field varied with frequency. Especially, the measured electric field SE in the center of the test coupon is better than that of the measured edge point of the test coupon where it is affected by fringing effect. The results show that the measured SE in the near field is affected not only by frequency but also by measurement environment such as position and height of the probe and height of shielding film. In conclusion, we should choose proper methods for SE measurement considering interference distance in the electronic control system because there is little correlation between the proposed evaluation method in the near field and ASTM D 4935-10.