비동기 방식의 직렬통신 시스템에서 헤드 검출 기능을 가진 회전기용 리시버의 FPGA 구현

강봉순,이창훈,김인규,하주영,김주현,Kang, Bong-Soon,Lee, Chang-Hoon,Kim, In-Kyu,Ha, Ju-Young,Kim, Ju-Hyun 한국정보통신학회 2005 한국정보통신학회논문지 Vol.9 No.1

본 논문에서는 회전기의 위치에 대한 정보를 가지고 있는 Encoder와 정해진 경로(Serial Signal)를 통해 Data를 전송하거나 받고, DSP로 Data를 정해진 경로(Paralle Signal)를 통해 Data를 전송하거나 받는 기능을 가진 Receiver를 FPGA Design한 것이다. 동일 동작 Clock을 사용하지 않는 다른 System의 Serial Data 통신을 하는 경우, 새로운 헤더 검출 방법을 제시하여 Serial Data의 유효한 각 Bit의 정보를 얻기 위해서는 헤더 내의 Sync. Code를 해석하여 유효 Data의 길이를 찾을 수 있다. 또한 Receiver의 동작 주파수를 'clk_select' Port를 사용하여 내부 동작 주파수를 20MHz 또는 60MHz를 선택할 수 있다. This paper presents the design and implementation of a receiver operating between a rotary machine encoder and DSP. The receiver connects with the encoder using 1 bit serial data and DSP using 16 bits bus line. The receiver and encoder use the different operating frequency each other. We suggest a new apparatus and method of synchronized code for header detection in 1bit serial communication. The system operating frequency can be changed into 20MHz or 60MHz by using the external port such as 'clk_select'.

< 레이 동조 확률 생산함수 > 에 의한 경영규모별 미곡생산의 효율성 분석

강봉순,노재선 ( Bong Soon Kang,Jae Sun Roh ) 한국농촌계획학회 1995 농촌계획 Vol.1 No.1

호주의 농업 생산 및 농산물 무역구조

강봉순(Bong Soon Kang) 한국식품유통학회 1999 食品流通硏究 Vol.16 No.1

N/A

Haziness Degree Evaluator를 적용한 Hazy Particle Map 기반 자동화 안개 제거 방법

심휘보,강봉순,Sim, Hwi Bo,Kang, Bong Soon 한국멀티미디어학회 2022 멀티미디어학회논문지 Vol.25 No.9

With the recent development of computer vision technology, image processing-based mechanical devices are being developed to realize autonomous driving. The camera-taken images of image processing-based machines are invisible due to scattering and absorption of light in foggy conditions. This lowers the object recognition rate and causes malfunction. The safety of the technology is very important because the malfunction of autonomous driving leads to human casualties. In order to increase the stability of the technology, it is necessary to apply an efficient haze removal algorithm to the camera. In the conventional haze removal method, since the haze removal operation is performed regardless of the haze concentration of the input image, excessive haze is removed and the quality of the resulting image is deteriorated. In this paper, we propose an automatic haze removal method that removes haze according to the haze density of the input image by applying Ngo's Haziness Degree Evaluator (HDE) to Kim's haze removal algorithm using Hazy Particle Map. The proposed haze removal method removes the haze according to the haze concentration of the input image, thereby preventing the quality degradation of the input image that does not require haze removal and solving the problem of excessive haze removal. The superiority of the proposed haze removal method is verified through qualitative and quantitative evaluation.

호환성 및 속도 향상을 위한 FPGA 기반 DDR 메모리 인터페이스의 최적화

김대운,강봉순,Kim, Dae-Woon,Kang, Bong-Soon 한국정보통신학회 2021 한국정보통신학회논문지 Vol.25 No.12

첨단산업의 발전에 따라 영상처리 하드웨어의 연구는 필수적이고, 실제 칩 동작을 위해서는 게이트 수준의 타이밍 검증이 필요하다. 이를 위해 주로 FPGA 기반 검증이 이루어지는데 기존에는 DDR3 메모리 인터페이스를 적용했지만, 최근에는 FPGA 스펙이 향상되면서 DDR4 메모리가 사용된다. 이 때 기존에 사용하던 메모리 인터페이스를 적용하면 CPU와 메모리의 성능 차이에 의한 신호들의 타이밍 불일치가 발생하기 때문에 사용할 수 없다. 본 논문에서는 기존 인터페이스 시스템 FSM의 State 최적화를 통해 문제를 해결하고, 이 과정에서 AXI Data Width 수정을 통해 데이터 읽기 속도를 2배 증가시킨다. 실제 사례 분석을 위해 Xilinx 사의 SoC보드 중 DDR3 메모리를 사용하는 ZC706과 DDR4 메모리를 사용하는 ZCU106을 사용한다. With the development of advanced industries, research on image processing hardware is essential, and timing verification at the gate level is required for actual chip operation. For FPGA-based verification, DDR3 memory interface was previously applied. But recently, as the FPGA specification has improved, DDR4 memory is used. In this case, when a previously used memory interface is applied, the timing mismatch of signals may occur and thus cannot be used. This is due to the difference in performance between CPU and memory. In this paper, the problem is solved through state optimization of the existing interface system FSM. In this process, data read speed is doubled through AXI Data Width modification. For actual case analysis, ZC706 using DDR3 memory and ZCU106 using DDR4 memory among Xilinx's SoC boards are used.

정규화를 이용한 변동계수 기반 안개 특징의 하드웨어 구현

강의진,강봉순,Kang, Ui-Jin,Kang, Bong-Soon 한국정보통신학회 2021 한국정보통신학회논문지 Vol.25 No.6

자율 주행이나 CCTV와 같이 영상 처리 관련 기술들이 발전함에 따라 영상 왜곡에 대한 문제점을 개선하기 위해 단일 영상을 이용한 안개 제거 알고리즘이 연구되고 있다. 안개 밀도 예측 방법으로는 깊이 맵을 생성하여 영상의 깊이를 추정하는 방법이 있고, 깊이 맵의 학습 데이터로 다양한 안개 특징을 사용할 수 있다. 또한 안개 제거 알고리즘을 실제 기술들에 적용하기 위해 고화질 영상을 실시간으로 처리할 수 있는 하드웨어 구현은 필수적이다. 본 논문에서는 변동계수 기반의 안개 특징인 NLCV(Normalize Local Coefficient of Variation)를 하드웨어로 구현한다. 제안하는 하드웨어는 Xilinx 사의 xczu7ev-2ffvc1156을 Target device로 FPGA 구현하였다. Vivado 프로그램을 통해 합성한 결과 479.616MHz의 최대 동작 주파수를 가지며 4K UHD(3840×2160) 환경에서 실시간 처리 가능함을 보인다. As technologies related to image processing such as autonomous driving and CCTV develop, fog removal algorithms using a single image are being studied to improve the problem of image distortion. As a method of predicting fog density, there is a method of estimating the depth of an image by generating a depth map, and various fog features may be used as training data of the depth map. In addition, it is essential to implement a hardware capable of processing high-definition images in real time in order to apply the fog removal algorithm to actual technologies. In this paper, we implement NLCV (Normalize Local Coefficient of Variation), a feature of fog based on coefficient of variation, in hardware. The proposed hardware is an FPGA implementation of Xilinx's xczu7ev-2ffvc1156 as a target device. As a result of synthesis through the Vivado program, it has a maximum operating frequency of 479.616MHz and shows that real-time processing is possible in 4K UHD environment.

FPGA 기반 성능 개선을 위한 CIE1931 색역 변환 알고리즘의 최적화된 하드웨어 구현

김대운,강봉순,Kim, Dae-Woon,Kang, Bong-Soon 한국정보통신학회 2021 한국정보통신학회논문지 Vol.25 No.6

본 논문에서는 기존 CIE1931 색역 변환 알고리즘의 최적화된 하드웨어 구현 방법을 제안한다. 안개제거 알고리즘의 후처리 방법 중 비교적 연산량이 적은 기존 알고리즘은 연산 과정에서 Split multiplier를 사용한 큰 비트의 계산으로 하드웨어 자원 소모량이 크다는 단점이 있다. 제안하는 알고리즘은 기존 알고리즘의 미리 정의된 2번의 행렬 곱셈 연산을 하나로 줄임으로써 연산량 감소, 하드웨어 소형화를 실현하였고, Split multiplier 연산을 최적화시킴으로써 탑재하기에 더욱 효율적인 하드웨어를 구현하였다. 하드웨어는 Verilog HDL 언어로 설계하였고, Xilinx Vivado 프로그램을 이용한 논리합성 결과를 비교하여 4K 표준 환경에서 실시간 처리가 가능한 성능을 확인하였다. 또한, 2가지 FPGA에서의 탑재 결과를 통해 제안하는 하드웨어의 성능을 검증하였다. This paper proposes an optimized hardware implementation method for existing CIE1931 color gamut control algorithm. Among the post-processing methods of dehazing algorithms, existing algorithm with relatively low computations have the disadvantage of consuming many hardware resources by calculating large bits using Split multiplier in the computation process. The proposed algorithm achieves computational reduction and hardware miniaturization by reducing the predefined two matrix multiplication operations of the existing algorithm to one. And by optimizing the Split multiplier computation, it is implemented more efficient hardware to mount. The hardware was designed in the Verilog HDL language, and the results of logical synthesis using the Xilinx Vivado program were compared to verify real-time processing performance in 4K environments. Furthermore, this paper verifies the performance of the proposed hardware with mounting results on two FPGAs.

Hazy Particle Map 기반 실시간 처리 가능한 자동화 안개 제거방법의 하드웨어 구현

심휘보,강봉순,Sim, Hwi-Bo,Kang, Bong-Soon 한국전기전자학회 2022 전기전자학회논문지 Vol.26 No.3

Recently, image processing technology for autonomous driving by recognizing objects and lanes through camera images to realize autonomous vehicles is being studied. Haze reduces the visibility of images captured by the camera and causes malfunctions of autonomous vehicles. To solve this, it is necessary to apply the haze removal function that can be processed in real time to the camera. Therefore, in this paper, the fog removal method of Sim with excellent performance is implemented with hardware capable of real-time processing. The proposed hardware was designed using Verilog HDL, and FPGA was implemented by setting Xilinx's xc7z045-2ffg900 as the target device. As a result of logic synthesis using Xilinx Vivado program, it has a maximum operating frequency of 276.932MHz and a maximum processing speed of 31.279fps in a 4K (4096×2160) high-resolution environment, thus satisfying the real-time processing standard.

위상상관과 칼만 필터 움직임 예측을 이용한 동영상 안정화

한학용,정효원,강봉순,허강인,Han, Hag-Yong,Jeong, Hyo-Won,Kang, Bong-Soon,Hur, Kang-In 한국융합신호처리학회 2009 융합신호처리학회 논문지 (JISPS) Vol.10 No.2

실시간 영상 안정화 기술은 손떨림에 의한 휴대용 카메라 혹은 외부적 조건에 의한 고정 카메라의 흔들림 보상에 이용된다. 본 논문은 비교적 큰 외부적 요인으로 인하여 발생하는 동영상의 흔들림에 대한 대책에 관한 것이다. 동영상 안정화 파라메터로 이용되는 기준 프레임에 대한 현재 프레임의 변위를 얻기 위하여 DFT에 기반한 위상 상관법을 이용한다. 그리고 위상 상관지도에서의 효율적이고 안정적인 탐색을 위하여 칼만 필터를 이용하여 탐색 범위를 추정하는 방법과 안정적인 성능과 실시간 처리에 필요한 조건을 실험적으로 찾아내고 그 조건을 제시한다. 중심 지점에 대한 평균밝기의 표준편차 값을 동영상 안정화의 성능 평가 척도로 제안하고 가상 흔들림 동영상과 실제 흔들림 동영상에 대하여 성능을 서로 비교하였다. Real-time video stabilization technology is used in correction for the camera vibrations of the hand-held camera by hand or fixed camera by external condition. This paper is about the counterplan to cope with the vibration of the movie generated by the large external cause relatively. we use the movie stabilization parameters with the phase correlation method based the DFT to get the displacements of the current frame to the reference frame. we use the kalman filter for the efficient and stable searching works on the phase correlation map and present the proper conditions for the real-time processing through the experiments. We propose the measure to evaluate the capability of the video stabilizer which is the standard deviation of the brightness of the center block. and compare the capability for the video sequences randomly shifted and the jittered video sequences obtained from camera.

Design of Digitalized SECAM Video Encoder with Modified Anti-cloche filter and SECAM Video Decoder with BPF and Error-free Square Root

하주영,김주현,강봉순,Ha, Joo-Young,Kim, Joo-Hyun,Kang, Bong-Soon The Korea Institute of Information and Commucation 2006 한국정보통신학회논문지 Vol.10 No.3

본 논문은 개선된 Anti-cloche filter를 사용하는 SECAM video encoder와 오차가 없는 제곱근기와 BPF를 사용하는 SECAM video decoder를 제안하고자 한다. SECAM video encoder는 ITU-R BT.470에 의해 지정된 Anti-cloche filter를 사용하지만, Anti-cloche filter가 가지는 특성이 주파수에 따라 매우 급격히 변하기 때문에 디지털회로의 설계에 적용하기가 어렵다. 이러한 문제를 해결하기 위해서 본 논문에서는 Anti-cloche filter의 주파수 특성이 좌우대칭이라는 점을 이용하여서 좌우대칭의 중심이 되는 주파수인 4.286MHz를 0MHz로 이동하여 Anti-cloche filter를 High Pass Filter(HPF)로 변환한다. 변환된 HPF는 Anti-cloche filter에 비해 구조가 간단하기 때문에 설계가 비교적 용이하다. 또한 본 논문에서 제시한 SECAM video decoder는 주파수 변조된 신호로부터 색차신호(Db, Dr)를 복원하기 위해서 오차가 없는 제곱근기와 두 개의 미분기 그리고 삼각함수를 이용하여 색상신호의 잡음을 제거하고 CVBS(Composite Video Baseband Signal)로부터 색상신호와 밝기신호를 분리하기 위해서 BPF를 사용한다. 제안된 시스템은 Altera FPGA인 APEX20KE EP20K1000EBC652-3와 TV를 이용하여 실시간 검증을 수행하였다. In this raper, we propose the Sequentiel Couleur Avec Memoire or Sequential Color with Memory (SECAM) video encoder system using modified anti-cloche filters and the SECAM video decoder system using a band pass filter (BPF) and an error-free square root. The SECAM encoder requires an anti-cloche filter recommended by International Telecommunication Union-Recommendation (ITU-R) Broadcasting service Television (BT) 470. However, the design of the anti-cloche filter is difficult because the frequency response of the anti-cloche filter is very sharp around rejection-frequency area. So, we convert the filter into a hish pass filter (HPF) by shifting the rejection frequency of 4.286MHz to 0Hz frequency. The design of HPF becomes very easy, compared to that of the anti-cloche filter. The proposed decoder also uses an error-free square root, two differentiators and trigonometric functions to extract color-component information of Db and Dr accurately from frequency modulation (FM) signals in SECAM systems. Also, the BPF in decoder it used for removing color noise in chrominance and dividing CVBS into chrominance and luminance. The proposed systems are experimentally demonstrated with Altera FPGA APEX20KE EP20K1000EBC652-3 device and TV sets.