http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
Petri Net을 이용한 병렬 프로그래밍 개발 환경의 설계 및 구현
박종범(Jong Bum Park),박윤보(Yun Bo Park),박찬익(Chan Ik Park) 한국정보과학회 1991 정보과학회논문지 Vol.18 No.6
병렬 처리 시스템에서 프로그램을 보다 편리하고 효율적으로 개발하기 위한 프로그램 개발 지원 도구는 순차적 컴퓨터의 경우보다 훨씬 더 필요하다. 본 논문에서는 트랜스퓨터(Transputer)를 사용하여 구성한 병렬 처리 컴퓨터에서 수행되는 프로그래밍 언어인 Occam으로 구성하는 응용 프로그램의 개발 지원 도구를 소개한다. 여기서는 병렬성을 잘 표현할 수 있는 Petri net을 사용하여 문제를 시각적으로 명시할 수 있게 했다. 이를 위해 Petri net 모델을 다단계로 쉽게 작성할 수 있는 그림 편집기를 개발하였고, 작성된 Petri net 모델을 Occam 프로그램으로 변환시키는 모듈을 구현하였다. Petri net 모델을 이용함으로써 top-down 방식으로 프로그램을 효율적으로 개발할 수 있을 뿐 아니라, 생성된 Occam 프로그램의 검증에도 이용할 수 있다. Program development tools for parallel processing systems are much more necessary than those for sequential computers since programmers are not able to develop complex parallel programs efficiently. In this paper, we present a tool for supporting programming environment with Occam programming language in parallel computers that consists of Transputers. We use Petri net models for Occam-like programs that represent parallelism very well. To this purpose, we develop a multi level graphic editior which makes it easy to draw Petri net models, and a module which translates the Petri net models to Occam programs. Using Petri net models, we can not only develop a program efficiently by top-down method, but also validate correctness of the produced Occam programs.
녹두 줄기 조직배양에서 캘러스와 부정아 형성에 관한 세포조직학적 연구
박종범,Park, Jong-Bum 한국생명과학회 2006 생명과학회지 Vol.16 No.7
녹두 유식물체 줄기를 조직배양하여 캘러스조직을 형성하였고 이로부터 부정아 형성을 유도한 다음, 캘러스 조직과 부정아 분화에 대한 기원을 조직해부학적으로 연구하였다. 녹두 줄기절편으로부터 캘러스조직의 유도는 0.5 mg/L 2,4-D와 1.0 mg/L kinetin이 첨가된 MS배지가 효과적이었고, 캘러스로부터의 부정아 분화에는 0.75 mg/L NAA와 1.5 mg/L kinetin이 첨가된 MS배지가 매우 효과적이어서 약 21%의 기관형성율을 나타내었다. 캘러스 조직을 조직 학적으로 관찰한 결과, 캘러스조직은 유관속 형성층 외측에 새롭게 형성된 분열능력이 있는 캘러스 형성층환인_바깥쪽으로 생장을 함으로써 유도되었다. 부정아는 캘러스 조직의 외부 표면부위에서 기원된 부정아 정단분열조직으로부터 발생되었다. 부정아 정단분열조직은 엽원기를 형성하여 나중에 잎이 발생되었다. This study was carried out to establish a reproducible culture system for callus formation and adventitious shoot development from young stem segments of Vigna radinta, and histological work for orgin of callus tissue and adventitious shoot. Induction of callus from young stem explants of Vigna radiata was very effective on MS inorganic salts supplemented with 0.5 mg/L 2,4-D and 1.0 mg/L kinetin. For the adventitious shoot regeneration from the callus tissues, the hormone combination of 0.75 mg/L NAA, 1.5 mg/L kinetin and MS salts resulted in about 21% efficiency. Histological examination showed that callus tissues originated from out-growths by callus cambium rings with do novo meristematic activities, which were localized at the outside of the vascular cambium. Adventitious shoots were developed from shoot apical meristem originated from the surface of callus masses. The shoot apical meristem produced leaf primordium, which then became leaf.
높은 SFDR을 갖는 2.5 V 10b 120 MSample/s CMOS 파이프라인 A/D 변환기
박종범,유상민,양희석,지용,이승훈,Park, Jong-Bum,Yoo, Sang-Min,Yang, Hee-Suk,Jee, Yong,Lee, Seung-Hoon 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.4
본 논문에서는 높은 해상도와 고속 신호 샘플링을 위해 병합 캐패시터 스위칭(merged-capacitor switching:MCS) 기법을 적용한 10b 120 MSample/s CMOS 파이프라인 A/D 변환기(analog-to- digital converter:ADC) 회로를 제안한다. 제안하는 ADC의 전체 구조는 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 다단 파이프라인 구조를 사용하였고, MDAC(multiplying digital-to- analog converter)의 캐패시터 수를 50 %로 줄임으로써 해상도와 동작 속도를 동시에 크게 향상시킬 수 있는 MCS 기법을 적용하였다. 제안하는 ADC는 0.25 um double-poly five-metal n-well CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 DNL(differential nonlinearity)과 INL(integral nonlinearity)은 각각 ${\pm}$0.40 LSB, ${\pm}$0.48 LSB 수준을 보여준다. 100 MHz와 120 MHz 샘플링 주파수에서 각각 58 dB와 53 dB의 SNDR(signal-to-noise-and-distortion ratio)을 얻을 수 있었고, 100 MHz 샘플링 주파수에서 입력 주파수가 나이퀴스트(Nyquist) 입력인 50 MHz까지 증가하는 동안 54 dB 이상의 SNDR과 68 dB 이상의 SFDR(spurious-free dynamic range)을 유지하였다. 입출력단의 패드를 제외한 칩 면적은 3.6 $mm^2$(= 1.8 mm ${\times}$ 2.0 mm)이며, 최대 동작 주파수인 120 MHz 클럭에서 측정된 전력 소모는 208 mW이다. This work describes a 10b 120 MSample/s CMOS pipelined A/D converter(ADC) based on a merged-capacitor switching(MCS) technique for high signal processing speed and high resolution. The proposed ADC adopts a typical multi-step pipelined architecture to optimize sampling rate, resolution, and chip area, and employs a MCS technique which improves sampling rate and resolution reducing the number of unit capacitor used in the multiplying digital-to-analog converter (MDAC). The proposed ADC is designed and implemented in a 0.25 um double-poly five-metal n-well CMOS technology. The measured differential and integral nonlinearities are within ${\pm}$0.40 LSB and ${\pm}$0.48 LSB, respectively. The prototype silicon exhibits the signal-to-noise-and-distortion ratio(SNDR) of 58 dB and 53 dB at 100 MSample/s and 120 MSample/s, respectively. The ADC maintains SNDR over 54 dB and the spurious-free dynamic range(SFDR) over 68 dB for input frequencies up to the Nyquist frequency at 100 MSample/s. The active chip area is 3.6 $mm^2$(= 1.8 mm ${\times}$ 2.0 mm) and the chip consumes 208 mW at 120 MSample/s.