http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
HSB600 강재의 변형-경화를 고려한 강합성 I-거더의 정모멘트부 공칭휨강도
임지훈,최동호,Lim, Ji Hoon,Choi, Dong Ho 한국강구조학회 2017 韓國鋼構造學會 論文集 Vol.29 No.1
본 연구에는 HSB600 고강도 강재의 변형-경화를 고려한 조밀 강합성 I-거더의 정모멘트부 공칭휨강도를 제안한다. HSB600은 일반강재와는 다르게 명확한 항복 고원을 보이지 않고 항복 직후 변형-경화가 진행된다. 하지만 현 국내외 설계기준에 있는 공칭휨강도 식은 일반강재에 대하여 개발된 설계식이기 때문에 HSB600의 변형-경화 특성을 제대로 반영하지 못하고 있다. 따라서 HSB600의 변형-경화 특성이 휨강도에 미치는 영향을 고려하기 위해, 강합성 거더의 변형-경화를 고려한 소성모멘트를 제안한 후 다수의 해석단면을 대상으로 모멘트-곡률 수치해석을 수행하였다. 해석 결과를 토대로 HSB600 고강도 강재의 변형-경화가 강합성 거더 휨강도에 미치는 영향을 나타내는 매개변수를 제안하였다. 또한 이 매개변수를 이용하여 HSB600 강합성 거더의 변형-경화를 고려한 정모멘트부 공칭휨강도를 제안하였고 현 AASHTO LRFD 교량설계기준의 공칭휨강도와 비교 검토하였다. This paper proposes nominal flexural strength considering strain-hardening effect of HSB600 high performance steel for compact composite I-girders in positive bending. Unlike conventional steels, HSB600 undergoes strain-hardening just after yielding without going through yield plateau. However, because the nominal flexural strength specified in domestic and foreign bridge design specifications has been developed for the conventional steel composite girders, the nominal flexural strength does not appropriately consider the strain-hardening of HSB600. Therefore, plastic moment considering a strain-hardening is proposed so as to consider effect of the strain-hardening of HSB600 on flexural strength and then moment-curvature analysis is performed to a wide range of cross-sections. From results of the analysis, a parameter representing the effect of the strain-hardening on the flexural strength of HSB600 composite girders is proposed. Furthermore, by using this parameter, the nominal flexural strength considering the strain-hardening effect for HSB600 composite I-girders in positive bending is proposed and then evaluated by comparing with the current AASHTO LRFD bridge design specifications.
Dynamic-Voltage/Frequency-Scaling 알고리즘에서의 다중 인가 전압 조절 시스템 용 High-speed CMOS Level-Up/Down Shifter
임지훈,하종찬,위재경,문규,Lim Ji-Hoon,Ha Jong-Chan,Wee Jae-Kyung,Moon Gyu 대한전자공학회 2006 電子工學會論文誌-SD (Semiconductor and devices) Vol.43 No.6
SoC(System-On-Chip) 시스템에서 초 저전력 시스템을 구현하기 위한 dynamic voltage and frequency scaling (DVFS)알고리즘에 사용될 시스템 버스의 다중 코어 전압 레벨을 생성해주는 새로운 다계층(multi-level) 코어 전압용 high-speed level up/down Shifter 회로를 제안한다. 이 회로는 내부 회로군과 외부 회로군 사이에서 서로 다른 전압레벨을 조정 접속하는 I/O용 level up/down shifter interface 회로로도 동시에 사용된다. 제안하는 회로는 인터페이스 접속에서 불가피하게 발생하는 속도감쇄와 Duty Ratio 불안정 문제를 최소화하는 장점을 갖고 있다. 본 회로는 500MHz의 입력 주파수에서 $0.6V\sim1.6V$의 다중 코어 전압을 각 IP들에서 사용되는 전압레벨로, 또는 그 반대의 동작으로 서로 Up/Down 하도록 설계하였다 그리고 제안하는 I/O 용 회로의 level up shifter는 500MHz의 입력 주파수에서 내부 코어 용 level up shifter의 출력전압인 1.6V를 I/O 전압인 1.8V, 2.5V, 3.3V로 전압레벨을 상승 하도록 설계하였으며, level down shifter는 반대의 동작으로 1Ghz의 입력 주파수에서 동작하도록 설계하였다. 시뮬레이션 및 결과는 $0.35{\mu}m$ CMOS Process, $0.13{\mu}m$ IBM CMOS Process 와 65nm CMOS model 변수를 이용한 Hspice를 통하여 검증하였다. 또한, 제안하는 회로의 지연시간 및 파워소모 분석과 동작 주파수에 비례한 출력 전압의 Duty ratio 왜곡에 대한 연구도 하였다. We proposed a new High-speed CMOS Level Up/Down Shifter circuits that can be used with Dynamic Voltage and Frequency Scaling(DVFS) algorithm, for low power system in the SoC(System-on-Chip). This circuit used to interface between the other voltage levels in each CMOS circuit boundary, or between multiple core voltage levels in a system bus. Proposed circuit have advantage that decrease speed attenuation and duty ratio distortion problems for interface. The level up/down shifter of the proposed circuit designed that operated from multi core voltages$(0.6\sim1.6V)$ to used voltage level for each IP at the 500MHz input frequency The proposed circuit supports level up shifting from the input voltage levels, that are standard I/O voltages 1.8V, 2.5V, 3.3V, to multiple core voltage levels in between of $0.6V\sim1.6V$, that are used internally in the system. And level down shifter reverse operated at 1Ghz input frequency for same condition. Simulations results are shown to verify the proposed function by Hspice simulation, with $0.6V\sim1.6V$ CMOS Process, $0.13{\mu}m$ IBM CMOS Process and $0.65{\mu}m$ CMOS model parameters. Moreover, it is researched delay time, power dissipation and duty ration distortion of the output voltage witch is proportional to the operating frequency for the proposed circuit.
길이조절식 강관을 이용한 철근콘크리트 기둥의 내진보강효과
임지훈(Lim, Ji Hoon),김찬휘(Kim, Chan Hwi),이영학(Lee, Young Hak) 대한건축학회 2021 대한건축학회 학술발표대회 논문집 Vol.41 No.2
The seismic retrofit method for reinforced concrete (RC) column using steel rod was proposed to resist torsion and enhance workability. The proposed method is about installation steel rods on the RC column externally so that can enhance the maximum load when subjected to seismic load. To investigate seismic performance of proposed method, one RC column with non-seismic detail and one RC column applied proposed method were manufactured and conducted cyclic loading test. The experiment results showed that the proposed steel rod retrofit method effectively resisted seismic load by enhancing the maximum load about 45% against control specimen.
기능안전 표준(ISO 26262) 대응을 위한 반도체 기능안전 개발 방법
임지훈(Ji-Hoon Lim),이지행(Ji-Haeng Lee),우재혁(Jae-Hyuck Woo) 대한전자공학회 2020 대한전자공학회 학술대회 Vol.2020 No.8
In this paper, the method of semiconductor functional safety development for ISO 26262 standards compliance was described. This method has been come from experience of real several developments. (Integrated IC including power supplies and relay drivers for electrical power steering system: ASIL-D, Integrated IC including power supplies, squib drivers and PSI5 sensor interfaces for airbag system: ASICL-D, Integrated IC including power supplies and drivers for engine control system: ASIL-C and so on.)
Pseudo Relaxation-Oscillating 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS
임지훈(Ji-Hoon Lim),위재경(Jae-Kyung Wee),송인채(Inchae Song) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.11
본 논문에서는 새로운 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS를 제안한다. 제안된 회로에서 PWM의 duty ratio는 pseudo relaxation-oscillation technique를 이용한 PWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 결정된다. 기존의 SMPS들에 비해, 제안된 제어 방식은 loop bandwidth 보상을 위해 기존의 아날로그 제어방식의 SMPS 에서 요구되는 필터회로나 디지털 제어방식의 SMPS에서 요구되는 디지털 compensator가 필요 없기 때문에 단순한 구조로 구성된다. 또한, 제안된 회로는 PWM 발생기의 내부 캐패시터 용량 변화를 통해 1MHz∼10MHz까지 스위칭 주파수를 사용자가 선택할 수 있다. 시뮬레이션 수행결과 제안된 SMPS는 10MHz 스위칭 주파수를 선택했을 때 내부회로에서 소모되는 전류는 최대 2.7mA, 파워 Trail을 제외한 전체 시스템의 전류 소모는 15mA였다. 또한, 제안된 SMPS는 시뮬레이션으로 3.3V출력에서 9mV의 최대 리플 전압이 발생하였다. 본 논문에서는 동부하이텍 BCD 0.35㎛ 공정 파라미터를 이용한 시뮬레이션 및 칩 테스트를 통해 제안된 회로를 검증하였다. We suggest a low area and high efficiency switched-mode power supply (SMPS) with a pulse width modulation (PWM) generator based on a pseudo relaxation-oscillating technique. In the proposed circuit, the PWM duty ratio is determined by the voltage slope control of an internal capacitor according to amount of charging current in a PWM generator. Compared to conventional SMPSs, the proposed control method consists of a simple structure without the filter circuits needed for an analog-controlled SMPS or the digital compensator used by a digitally-controlled SMPS. The proposed circuit is able to operate at switching frequency of 1MHz~10MHz, as this frequency can be controlled from the selection of one of the internal capacitors in a PWM generator. The maximum current of the core circuit is 2.7 mA, and the total current of the entire circuit including output buffer driver is 15 mA at 10 MHz switching frequency. The proposed SMPS has a simulated maximum ripple voltage of 7mV. In this paper, to verify the operation of the proposed circuit, we performed simulation using Dongbu Hitek BCD 0.35μm technology and measured the proposed circuit.