http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
$0.18{\mu}m$ CMOS 저 잡음 LDO 레귤레이터
한상원,김종식,원광호,신현철,Han, Sang-Won,Kim, Jong-Sik,Won, Kwang-Ho,Shin, Hyun-Chol 대한전자공학회 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.6
본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 것이다. 저 잡음을 위해 Bandgap Voltage Reference에 사용된 BJT 다이오드의 유효면적을 증가시켜야 함을 LDO의 잡음해석을 통해 나타내었다. 이를 위해 다이오드를 직렬 연결하여 실리콘의 실제면적은 최소화 하면서 다이오드의 유효면적을 증가시키는 방법을 적용하였고, 이를 통해 LDO의 출력잡음을 줄일 수 있음을 확인하였다. $0.18{\mu}m$ CMOS 공정으로 제작된 LDO는 입력전압이 2.2 V 에서 5 V 일때 1.8 V의 출력전압에서 최대 90 mA의 전류를 내보낼 수 있다. 측정 결과 Line regulation은 0.04%/V 이고 Load regulation은 0.45%를 얻었으며 출력 잡음 레벨은 100 Hz와 1 kHz offset에서 각각 479 nV/$^\surd{Hz}$와 186 nV/$^\surd{Hz}$의 우수한 성능을 얻었다. This paper presents a low-noise low-dropout linear regulator that is suitable for on-chip integration with RF transceiver ICs. In the bandgap reference, a stacked diode structure is adopted for saving silicon area as well as maintaining low output noise characteristic. Theoretical analysis for supporting the approach is also described. The linear regulator is fabricated in $0.18{\mu}m$ CMOS process. It operates with an input voltage range of 2.2 V - 5 V and provide the output voltage of 1.8 V and the output current up to 90 mA. The measured line and load regulation is 0.04%/V and 0.46%, respectively. The output noise voltage is measured to be 479 nV/$^\surd{Hz}$ and 186 nV/$^\surd{Hz}$ from 100 Hz and 1 kHz offset, respectively.
센서네트워크에서의 앵커노드 판단 알고리즘 기반 최적 센서노드 배치 기법
김재호(Jae-Ho Kim),문연국(Yoen-Guk Moon),이상신(Sang-Shin Lee),원광호(Kwang-Ho Won) 대한전기학회 2009 정보 및 제어 심포지엄 논문집 Vol.2009 No.10
An attractive feature of a sensor network is that it can provide information about the location. Wirelessly connected sensors are deployed in many different environments to perform various monitoring tasks. In many such tasks, location awareness is inherently one of the most essential system parameters to report the origins of acquired sensor events or to track the movements. of devices or users. In this paper, we present a anchor node decision algorithm for localization in wireless sensor networks, which is proposed to support making a decision of the optimal network density related to location aware when we deploy the sensor nodes in the sen sinsing field.
RF 집적회로를 위한 0.18 μm CMOS 표준 디지털 공정 기반 인덕터 라이브러리
정위신,김승수,박용국,원광호,신현철,Jung, Wee-Shin,Kim, Seung-Soo,Park, Yong-Guk,Won, Kwang-Ho,Shin, Hyun-Chol 한국전자파학회 2007 한국전자파학회논문지 Vol.18 No.5
본 논문에서는 표준 디지털 0.18 ${\mu}m$ CMOS 공정을 기반으로 하는 RF 집적회로 설계를 위해 인덕터 라이브러리를 개발하였다. 개발된 인덕터 라이브러리에는 일반적인 표준(standard) 구조의 인덕터를 비롯하여, PGS(Patterned Ground Shield)를 적용하여 Q 지수를 향상시킨 인덕터, 금속선의 직렬 저항을 줄임으로써 Q 지수를 향상시킨 다층금속선(multilayer) 인덕터, 같은 면적에서 높은 인덕턴스 구현에 유리한 적층형(stacked) 인덕터 등을 포함한다. 본 논문에서는 각 인덕터 구조에 대하여 측정 결과와 3차원 전자기파 시뮬레이션 결과를 바탕으로 한 특성 해석 및 비교 분석을 하였고, 각 구조에 대한 등가회로 모델 확립 및 추출 과정도 연구하였다. 본 연구의 결과를 바탕으로 여러 설계 요구 사항을 만족시키는 최적의 인덕터 설계가 가능해졌으며 표준 CMOS 공정을 이용하는 저가의 RF 집적회로 개발이 가능해진다. An inductor library for efficient low cost RFIC design has been developed based on a standard digital 0.18 ${\mu}m$ CMOS process. The developed library provides four structural variations that are most popular in RFIC design; standard spiral structure, patterned ground shield(PGS) structure to enhance quality factor, stacked structure to enable high inductance values in a given silicon area, multilayer structure to lower series resistance. Electromagnetic simulation, equivalent circuit, and parameter extraction processes have been verified based on measurement results. The extensive measurement and simulation results of the inductor library can be a great asset for low cost RFIC design and development.
무선 센서네트워크에서의 Sleep beacon mechanism과 beacon scheduling
안일엽(Il-Yeup Ahn),김재호(Jae-Ho Kim),이상신(Sang-Shin Lee),문연국(Yeon-Kug Moon),송민환(Min-Hwan Song),원광호(Kwang-Ho Won) 대한전기학회 2009 정보 및 제어 심포지엄 논문집 Vol.2009 No.10
본 논문에서는 Sleep beacon을 이용한 MAC Superframe 구조를 소개하고 이를 위한 Beacon Scheduling 방법을 제안한다. Sleep beacon을 이용한 Superframe은 IEEE 802.15.4를 바탕으로 한다. IEEE 802.15.4의 Superframe에서 CFP(Contention Free Period)를 제거하고, 한 개의 beacon을 수신하는 것 대신에 여러 개의 beacon을 수신하는 BOP(Beacon Only Period)[1]를 추가하였다. 구조 또한 CAP와 Inactive 구간이 바뀌어 있는 구조로 beacon을 수신한 후 Active 구간이 아닌 Inactive 구간이 된다. 이 beacon을 Sleep beacon이라 하고 Sleep 구간을 위한 beacon으로 사용된다. Beacon scheduling 방법은 이러한 구조를 기반으로 beacon의 충돌을 회피하는 방법으로 모든 노드들이 CAP를 공유하면서 서로 안정적으로 통신할 수 있는 방법이다.
한상원(Sangwon Han),김종식(Jongsik Kim),원광호(Kwang-Ho Won),신현철(Hyunchol Shin) 대한전자공학회 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.6
본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 것 이다. 저 잡음을 위해 Bandgap Voltage Reference에 사용된 BJT 다이오드의 유효면적을 증가시켜야 함을 LDO의 잡음해석을 통해 나타내었다. 이를 위해 다이오드를 직렬 연결하여 실리콘의 실제면적은 최소화 하면서 다이오드의 유효면적을 증가시키는 방법을 적용하였고, 이를 통해 LDO의 출력잡음을 줄일 수 있음을 확인하였다. 0.18 ㎛ CMOS 공정으로 제작된 LDO는 입력전압이 2.2 V 에서 5 V 일때 1.8 V의 출력전압에서 최대 90 ㎃의 전류를 내보낼 수 있다. 측정 결과 Line regulation은 0.04 %/V 이고 Load regulation은 0.46 %를 얻었으며 출력 잡음 레벨은 100 ㎐와 1 ㎑ offset에서 각각 479 nV/√㎐와 186 nV/√㎐의 우수한 성능을 얻었다. This paper presents a low-noise low-dropout linear regulator that is suitable for on-chip integration with RF transceiver ICs. In the bandgap reference, a stacked diode structure is adopted for saving silicon area as well as maintaining low output noise characteristic. Theoretical analysis for supporting the approach is also described. The linear regulator is fabricated in 0.18 ㎛ CMOS process. It operates with an input voltage range of 2.2 V - 5 V and provide the output voltage of 1.8 V and the output current up to 90 ㎃. The measured line and load regulation is 0.04 %/V and 0.46 %, respectively. The output noise voltage is measured to be 479 ㎵/√㎐ and 186 ㎵/√㎐ from 100 ㎐ and 1 ㎑ offset, respectively.