정상교합자와 골격성 Ⅲ급 부정교합자의 저작운동형태의 비교

성기혁 慶北大學校 齒科大學 1997 慶北齒大論文集 Vol.14 No.-

정상교합자의 골격성 3급 부정교합자의 저작운동형태를 비교연구하기위해서 30명의 정상교합자와 20명의 골격성 3급 부정교합자를 대상으로 츄잉검을 사용하고 Biopak system을 이용하여 전두면상에서 저작운동을 기록, 분석 하였다. 각 개체마다 대표하는 저작경로를 정하여 저작폭경, 개구거리, 개구각, 페구각, 최대개구속도, 최대폐구속도를 알아보았다. 또 저작 경로의 형태에 따라 특징적인 7가지 패턴으로 분류하여 다음의 결과를 얻었다. 1. 정상교합자군에 비해 골격성 3급 부정교합자군에서는 좀 더 다양하고 수직적인 저작양상을 나타내었다. 2. 저작폭경의 비교에서는 골격성 3급 부정교합자군이 정상교합자군에 비해 더 좁게 나타났다(P<0.01). 3. 개구거리에서는 골격성 3급 부정교합자군이 정상교합자군에 비해 더 작게 나타났으나 통계학적으로 유의성은 없었다(P>0.05). 4. 개구각과 폐구각에서는 골격성 3급 부정교합자군에서 정상교합자군보다 더욱 예각으로 나타났다(P<0.01). 5. 최대개구속도, 최대폐구속도에서는 정상교합자군에 비해 골격성 3급 부정교합자군에서 느리게 나타났으나 통계학적으로 유의성은 없었다(P>.05). 6. 저작운동형태에 따른 분류에서 정상교합자군에서 Type 2가 73.4%로 가장 많은 비율을 차지하였으나, 골격성 3급 부정교합자군에서는 Type 3가 35.0%, Type 2가 30.0%로 가장 많은 비율을 차지하였다. 7. 저작운동형태에 따른 분류에서 골격성 3급 부정교합자군에서는 Type 4(chopping type)가 25.0%로 정상교합자군 3.3%에 비해 많은 비율을 차지하였다.

시각디자인 전문가 양성을 위한 KSA교육

성기혁 경복대학 2001 京福論叢 Vol.5 No.-

디자인은 폭넓은 지식과 기능, 그리고 혁신적인 사고를 요구하는 학문이다. 디자인 교육의 성패(成敗)는 학습자의 지식, 기능, 태도의 제고(提高)에 달려있다. 교육수요자의 욕구충족이야말로 대학이 지녀야할 중요한 과제 중의 하나이다. 특히 2년제 대학의 디자인 교육은 산업현장과 민감하게 교류하는 전공이므로 교수와 학생의 공감대가 형성되지 않으면 교육이 지향하는 목표달성이 어렵다. 특히 경험과 지식이 미숙한 전문대학학생에게 학습의욕을 고취시키고 디자인의 매력에 심취할 수 있도록 체계적이면서도 흥미있는 교수법이 필요하다. 이에 본 연구에서는 KSA교육의 중요성과 교수법을 제시한다. 이 연구의 결과는 교수법과 학생의 인식을 개선할 수 있는 자료로써 좋은 역할을 할 수 있으리라 기대한다. Design is science that require extensive knowledge and skill, innovative thought. The success or failure of design education depend on how to stimulate students' knowledge and skill, attitude The gratification of desire of student has recently become the important task of college. As the two years college design education is field which is especially sensitive between to the industry, it is difficult to the accomplish the goal of design education without the sympathy between students and professors. In order to inspire professional college students with the desire to study vigorously and make them infatuated with the fascination of design, itis necessary to develop attractive teaching methods. Thus in this research, I will emphasize the importance of KSA Education and present the teaching methods. The results of this research will be expected to play a goal role to improve the perception of students about design education.

면적을 감소시킨 중첩된 싱크러너스 미러 지연 소자를 이용한 저전력 클럭 발생기

成基赫,김이섭,朴炯俊,梁炳燾 대한전자공학회 2002 電子工學會論文誌-SD (Semiconductor and devices) Vol.39 No.8

A new interleaved synchronous mirror delay(SMD) is proposed in order to reduce the circuit size and the power. The conventional interleaved SMD has multiple pairs of forward delay array(FDA) and backward delay array(BDA) in order to reduce the jitter. The proposed interleaved SMD requires one FDA and one BDA by changing the position of multiplexer. Moreover, the proposed interleaved SMD solves the polarity problem with just one extra inverter. Simulation results show that about 30% power reduction and 40% area reduction are achieved in the proposed interleaved SMD. All circuit simulations and implementations are based on a 0.25um two-metal CMOS technology. 회로의 크기와 소모 전력을 줄이기 위하여 새로운 구조의 중첩된 싱크러너스 미러 지연 소자를 제안한다. 기존의 중첩된 싱크러너스 미러 지연 소자는 지터를 줄이기 위하여 여러 쌍의 포워드 지연 배열과 백워드 지연 배열을 사용하였다. 제안하는 중첩된 싱크러너스 미러 지연 소자는 멀티플렉서의 위치를 변경시킴으로써 오직 단 하나의 포워드 지연 배열과 백워드 지연 배열을 필요로 한다. 뿐만 아니라, 제안하는 중첩된 싱크러너스 미러 지연 소자는 인버터를 추가함으로써 기존 회로의 극성 문제를 해결하였다. 모의 실험 결과로부터 제안하는 중첩된 싱크러너스 미러 지연 소자는 약 30%의 전력 소모 감소와 약 40%의 면적 감소 효과를 가져온다는 것을 알 수 있다. 모든 모의 실험과 구현은 0.25um two-metal CMOS 공정기술을 사용하여 행해졌다.

시각디자인의 창조적 발상과 표현에 관한 교수법

성기혁 경복대학 1997 京福論叢 Vol.1 No.-

디자인은 폭넓은 지식과 기능, 그리고 혁신적인 사고를 요구하는 학문이다. 디자인 교육의 성패(成敗)또한 학습자의 창조적 발상과 표현력 제고(提高)에 달려 있다. 이러한 과제에 대해 수많은 연구와 기법이 디자인 산업 현장에서 활용되고 있으나 교육현장에서는 적용이 쉽지 않다. 특히 지식과 경험이 미숙한 전문대학 학생들에게 학습의욕을 고취시키고 디자인의 매력에 심취할 수 있도록 체계적이고도 흥미있는 교수법이 필요하다. 이에 본 연구에서는 발상에 대한 중요성과 방법을 소개하고 이를 창조적 표현으로 연계시킬 수 있는 교수법을 제시한다. 강의, 과제, 시험 등 다양한 방법으로 적용하여 보다 창의력 있는 디자이너 양성에 일조하는 계기가 되리라 기대한다. Design is the science that requires extensive knowledge and innovative thought. The success or failure of design education depends on how to stimulate students' creative conception and increase their power of expression. Although numerous researches and skills about such a task are being applied in the field of industry, it is not easy to apply them in the college classroom. In order to inspire professional college students with the desire to study vigorously and make them infatuated with the fascienation of design, it is necessary to develop attractive teaching methods. Thus in this research, I will emphasize the importance of creative conception, introuduce methods of conception, and present the teaching methods which will lead to students' creative expression. I expect that by applying this research in such various ways as lecture, assignment, and examination, this research will help to turn out more creative designers.

일반논문 : 『풍토기(風土記)』소재(所載)의 한국(韓國) 관련(關連) 전승(傳承)에 관한 연구(硏究) -『파마국풍토기(播磨國風土氣)』 도래인(渡來人) 전승(傳承)을 중심(中心)으로-

성기혁 연민학회 2009 연민학지 Vol.12 No.1

NOR 형태의 고속 dual-modulus 프리스케일러

성기혁,김이섭,Seong, Gi-Hyeok,Kim, Lee-Seop 대한전자공학회 2000 電子工學會論文誌-SC (System and control) Vol.37 No.2

dual-modulus 프리스케일러는 제어신호의 값에 따라 입력신호를 두 개의 모듈러스(modulus) 중에서 하나의 값으로 나누는 회로이다. 본 논문에서는 일반적인 ratioed-NAND구조가 아닌, ratioed-NOR구조를 가진 새로운 고속 dual-modulus 프리스케일러를 제안한다. 제안하는 회로는 NMOS를 직렬 연결하는 대신 병렬 연결함으로써 기존 회로보다 더 고속으로 작동한다. 현대 0.65(m 2-poly 2-metal CMOS 공정 파라미터를 사용한 HSPICE 모의 실험 결과, 25℃의 온도와 5V전원전압의 환경에서, 40.7㎽의 전력을 소모하고 최대 동작 주파수는 2.8㎓라는 것을 얻었다. 제안하는 dual-modulus 프리스케일러는 셀룰라 라디오의 입력단에서 주파수 합성을 하는 데에 이용될 수 있을 것이다. A dual-modulus prescaler divides the input signal by one of the moduli according to the control signal. In this paper, a new fast dual-modulus prescaler is proposed. The proposed prescaler has a ratioed-NOR structure different from a conventional ratioed-NAND structure. The proposed one can operate at a higher speed by using parallely connected NMOSs instead of using series-connected ones. HSPICE simulation results using HYUNDAI 0.65(m 2-poly 2-metal CMOS process parameters show that the maximum operating frequency of the proposed dual-modulus prescaler is 2.8㎓ with power consumption of 40.7㎽ at 5V supply voltage at $25^{\circ}C$. The proposed dual-modulus prescaler can be utilized for the frequency-synthesis in cellular radio front-ends.

한국계 히메코소 신화의 계통 연구

성기혁 열상고전연구회 2009 열상고전연구 Vol.30 No.-

일본의 고대 신화는『古事記』,『日本書紀』에 수록된 중앙 신화와 각국『風土記』에 수록된 지방 신화로 크게 구분된다. 이 논문에서는 이들 두 계통의 신화 관련 문헌 자료들을 통해 한국에서 일본으로 건너간 소위, 도래인 신화 중에서 히메코소 신화를 중심으로 그 성격과 계통을 분석한다. 또 이들 문헌 신화 자료 외에도 현지 조사를 통한 답사 자료를 활용하여 히메코소와 관련이 있는 자료를 포괄적으로 사용하여 문제에 접근하고자 한다. 『古事記』를 비롯한 중앙 측의 문헌 자료에 나타난 신화에서는 야마토 왕권을 기반으로 형성된 신격을 다루고 있는 반면에,『風土記』에서는 보다 다양하고 지역적 특성이 나타난 신화와 신사 관련 자료를 풍부하게 보여준다. 이들 양대 문헌 자료를 대상으로 대표적 도래 여신 신화이며, 여러 갈래의 성격을 가지고 있는 히메코소 신화를 계통별로 분류하면 다음과 같이 요약한다. 첫째, 아메노히보코 전승에서 그의 부인인 히메코소를 독자적인 신화로 살펴보면, 히메코소는 『古事記』의 기록을 통해 최초의 도래인의 조상으로 파악하고 있는 아메노히보코 보다 조금 먼저 일본으로 건너간 한국의 여신이다. 그 근거는 남편인 아메노히보코가 거만해져 아무런 이유 없이 고통을 주는 상황을 벗어나기 위하여, 히메코소는 홀로 일본으로 도래하여 그 지역의 선주민들로부터 신앙의 대상이 되어 신화적 주체로 되었다는 점이다. 이러한 사실들을 통해 볼 때, 히메코소는 한국, 특히 신라계 도래 집단의 여신으로 파악된다. 둘째, 히메코소에 관련된 신사 관련 신화와 지명 관련 신화는 몇 가지 상이한 형태를 갖추고 있다. 예컨대, 오사카 지역의 地名 관련 히메코소 신화로는『攝津國風土記』逸文의 히메코소 신화이고, 오사카 부근의 히메코소 神社 관련 신화로는『古事記』의 히메코소 신화와『日本書紀』의 히메코소 신화이다. 그리고 큐슈 북부 지역의 地名과 관련이 있는 히메코소 신화로는『日本書紀』의 히메코소 신화,『肥前國風土記』의 히메코소 신화이고, 큐슈 북부 지역의 히메코소 神社에 관련된 신화로는『攝津國風土記』 逸文,『豊前國風土記』 逸文,『肥前國風土記』소재의 히메코소 신화가 있다. 셋째, 히메코소 신화와 관련된 신격화의 결과로 볼 때, 히메코소는 한국에서 일본으로 건너가서 두 지역을 중심으로 활동한 역사적 인물이라고 판단된다. 또, 각 히메코소 신화의 또 다른 특징으로는,『古事記』의 히메코소 신화는 水神 신앙을 가진 도래 집단의 신화이고,『日本書紀』의 히메코소 신화는 寄石 신앙을 가진 도래 집단의 신화이다. 그리고『攝津國風土記』 逸文과『豊前國風土記』逸文의 히메코소 신화는 각각 製鐵과 製銅 등 고도의 선진적인 금속 제련 기술을 가지고 일본으로 건너간 도래 집단의 전승이다. 그리고『肥前國風土記』의 히메코소 신화는 織物에 관련된 도래인 집단의 전승이다. 위에서 제시한 바와 같은 신화적 속성과 계통을 지닌 히메코소 전승은 일본의 도래인 전승의 하부 영역에 속하는 신화로서의 의미를 지닌다.

연속 근사 레지스터를 이용한 고정밀도 동기 미러 지연 소자

성기혁,김이섭 대한전자공학회 2004 電子工學會論文誌-SD (Semiconductor and devices) Vol.41 No.10

A high-resolution synchronous mirror delay (SMD) is proposed in order to reduce the clock skew between the external clock and the infernal clock of a chip. The proposed SMD reduces the clock skew in two steps. Coarse locking is achieved by the SMD. Fine locking is achieved by the successive approximation register-controlled DLL. The total locking time is 10 clock cycles. Simulation results show that the proposed SMD operates with 50psec clock skew at 182MHz and consumes 17.5mW at 3.3V supply voltage in a 0.35 um 1-poly 4-metal CMOS technology. 칩의 외부 클럭과 내부 클럭 사이의 스큐를 줄이기 위하여 고정밀도 동기 미러 지연 소자를 제안한다. 제안하는 동기 미러 지연 소자는 두 단계에 걸쳐서 클럭 스큐를 감소시킨다. 먼저 기존의 동기 미러 지연 소자에 의하여 동기화가 이루어진다. 그 다음, 연속 근사 레지스터에 의하여 조절되는 delay-locked loop에 의하여 세밀하게 동기화가 이루어진다. 동기화가 이루어지는데 필요한 전체 시간은 10 사이클이다. 모의 실험 결과, 제안하는 동기 미러 지연 소자는 182MHz에서 50psec의 스큐 특성을 가지며, 0.35㎛ 1-poly 4-metal CMOS 공정 하에서 3.3V의 전원 전압을 사용했을 때, 17.5mW를 소모하는 것을 알 수 있다.

아날로그 편지

성기혁,Seong, Gi-Hyeok 대한건축사협회 2008 建築士 Vol.2008 No.1

SF<SUB>6</SUB> 회수용 탄소 분자체 분리막 제조

성기혁,정수정,차다솜,한문희,고형철,하성용,조철희 한국에너지학회 2013 한국에너지공학회 학술발표회 Vol.2013 No.5