http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 박형구(HyungGu Park) (검색결과 3 건)
- 무료
- 기관 내 무료
- 유료
-
0.18 ㎛ CMOS 공정을 이용한 저 전력 1 Ms/s 12-bit 2 단계 저항 열 방식 DAC
유명섭,박형구,김홍진,이동수,이성호,이강윤,Yoo, MyungSeob,Park, HyungGu,Kim, HongJim,Lee, DongSoo,Lee, SungHo,Lee, KangYoon 대한전자공학회 2013 전자공학회논문지 Vol.50 No.5
본 논문은 무선 센서분야를 위한 1MS/s rate의 저 전력 12-bit 2단계 저항 열 DAC를 제시하고 있다. 2단계 저항 열 구조를 채택함으로써 복잡함을 줄이고, 소비 전력을 최소화 하고 변환속도를 증가 시킬 수 있었다. 이 칩은 $0.18{\mu}m$ CMOS 공정에서 제작 되었으며, Die 면적은 $0.76{\mu}m{\times}0.56{\mu}m$ 이다. 1.8V의 공급 전압으로부터 측정된 전력 소비는 1.8 mW 이다. 샘플링 주파수가 1MHz 이하에서 측정된 동적 동작범위(Spurious-Free Dynamic Range: SFDR)은 70dB 이다. A low-power 12-bit resistor string DAC for wireless sensor applications is presented. Two-step approach reduces complexity, minimizes power consumption and area, and increases speed. This chip is fabricated in 0.18-${\mu}m$ CMOS and the die area is $0.76mm{\times}0.56mm$. The measured power consumption is 1.8mW from the supply voltage of 1.8V. Measured SFDR(Spurious-Free Dynamic Range) is 70dB when the sampling frequency is less than 1 MHz.
-
0.18 μm CMOS 공정을 이용한 저 전력 1 Ms/s 12-bit 2 단계 저항 열 방식 DAC
유명섭(MyungSeob Yoo),박형구(HyungGu Park),김홍진(HongJim Kim),이동수(DongSoo Lee),이성호(SungHo Lee),이강윤(KangYoon Lee) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.5
본 논문은 무선 센서분야를 위한 1MS/s rate의 저 전력 12-bit 2단계 저항 열 DAC를 제시하고 있다. 2단계 저항 열 구조를 채택함으로써 복잡함을 줄이고, 소비 전력을 최소화 하고 변환속도를 증가 시킬 수 있었다. 이 칩은 0.18 μm CMOS 공정에서 제작 되었으며, Die 면적은 0.76 μm x 0.56 μm 이다. 1.8V의 공급 전압으로부터 측정된 전력 소비는 1.8 mW 이다. 샘플링 주파수가 1MHz 이하에서 측정된 동적 동작범위(Spurious-Free Dynamic Range: SFDR)은 70dB 이다. A low-power 12-bit resistor string DAC for wireless sensor applications is presented. Two-step approach reduces complexity, minimizes power consumption and area, and increases speed. This chip is fabricated in 0.18-μm CMOS and the die area is 0.76 mm x 0.56 mm. The measured power consumption is 1.8mW from the supply voltage of 1.8V. Measured SFDR(Spurious-Free Dynamic Range) is 70dB when the sampling frequency is less than 1 MHz.
-
능동 인덕터를 이용한 광대역 디지털 제어 발진기의 설계
부영건(YoungGun Pu),박안수(AnSoo Park),박형구(HyungGu Park),박준성(Joon-Sung Park),이강윤(Kang-Yoon Lee) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.3
본 논문은 넓은 튜닝 범위와 정밀한 해상도 성능을 가지는 능동 인덕터를 이용한 디지털 제어 발진기에 대한 논문이다. 디지털 제어 발진기의 주파수를 조정하기 위해 능동 인덕터의 트랜스컨덕턴스를 디지털적으로 조정하는 구조를 제안하였으며, 디지털 제어 발진기의 이득 또한 디지털적으로 조정하여 이득 변화를 상쇄하도록 하였다. 또한, 넓은 튜닝 영역과 정밀한 해상도를 구현하기 위해 자동 3 단계 주파수 및 이득 튜닝 루프를 제안하였다. 디지털 제어 발진기의 총 주파수 튜닝 영역은 2.1㎓~3.5㎓로 1.4㎓의 영역으로 이는 2.4㎓의 중간 주파수에 대하여 58 %에 해당한다. 유효 주파수 해상도는 시그마 델타 모듈레이터를 사용하여 0.14 ㎑/LSB를 구현하였다. 제안하는 디지털 제어 발진기는 0.13 ㎛ CMOS 공정으로 설계 되었다. 전체 전력 소모는 1.2 V 공급전압에서 6.6 ㎽이며 위상 잡음 성능은 2.4 ㎓ 중간 주파수의 경우, 1 ㎒ 오프셋에서 -120.67 ㏈c/㎐ 성능을 보이고 있다. This paper presents a wide tuning range, fine-resolution DCO (Digitally Controlled Oscillator) with an active inductor. In order to control the frequency of the DCO, the transconductance of the active inductor is tuned digitally. In addition, the DCO gain needs to be calibrated digitally to compensate for gain variations. To cover the wide tuning range, an automatic three-step coarse tuning scheme is proposed. The DCO total frequency tuning range is 1.4 ㎓ (2.1 ㎓ to 3.5 ㎓), it is 58 % at 2.4 ㎓. An effective frequency resolution is 0.14 ㎑/LSB. The proposed DCO is implemented in 0.13 μm CMOS process. The total power consumption is 6.6 ㎽ from a 1.2 V supply voltage. The phase noise of the DCO output at 2.4 ㎓ is -120.67 ㏈c/Hz at 1 ㎒ offset.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
