재구성 가능한 coprocessor의 controll processor 설계

금민하,김남섭,조원경,김진상 경희대학교 경희정보통신 SoC연구소 2006 경희정보통신SOC연구소 논문집 Vol.7 No.-

IEEE P1451.5 표준을 적용한 무선 센서 인터페이스 구조의 구현

금민하,김진상,조원경 경희대학교 경희정보통신 SoC연구소 2007 경희정보통신SOC연구소 논문집 Vol.8 No.-

This paper describes an implementation of the Network Capable Application Processor (NCAP) and the Wireless Transducer Interface Module (WTIM) architectures based on the new IEEE P1451.5 standard, Proposed architecture is implemented using a computer for

재구성 가능한 coprocessor의 controll processor 설계

금민하,김남섭,조원경,김진상 경희-다반 ASIC 설계교육센터 2006 경희-다반 ASIC센터 논문집 Vol.7 No.-

멀티미디어 무선단말기는 다양한 알고리즘의 고속 연산 및 많은 양의 데이터 처리 때문에 기존의 프로세서를 사용한 방법으로는 처리 용량에 한계가 있다. 또한 별도의 전용 ASIC 칩을 이용한 시스템은 프로그래밍 능력이 떨어지며, 경우에 따라 많은 수의 칩으로 구성되어 하드웨어 비용 및 소비전력이 증가한다. 이와 같은 문계점은 재구성 가능한 Co-processor를 이용하여 해결할 수 있다. DA(Distfbuted Arithmetic) 구조의 곱셈기가 없는 새로운 동적 재구성 가능한 하드웨어 구조를 제안하고, 제안된 하드웨어를 제어하기 위한 16비트 프로세서 및 어셈블리어를 기계어로 변환하는 어셈블러를 구현하였다. 간단한 알고리즘을 이용하여 16비트 프로세서의 동작여부를 확인하고, 전체 구조에 행렬의 곱셈을 효과적으로 적용 시켰다.

IEEE P145.5 표준을 적용한 무선 센서 인터페이스 구조의 구현

금민하,김진상,조원경 경희-다반 ASIC 설계교육센터 2007 경희-다반 ASIC센터 논문집 Vol.8 No.-

This paper describes an implementation of the Network Capable Application Processor (NCAP) and the Wireless Transducer Interface Module (WTIM) architectures based on the new IEEE P1451.5 standard, Proposed architecture is implemented using a computer for NCAP, an FPGA board, a sensor board and two radio modules, which communicate through the ZigBee wireless communication technology between the NCAP and the WTIM using the IEEE P1451.0 and the IEEE P1451.5 interfaces, In this paper, two experiments has been done to verify operation of proposed architecture. Thc first experiment was performed to read the Meta TEDS. The second experiment was performed to read two sensors data according to the standard. From the experimental results, we verify that the proposed architecture performs the wireless sensor interface standard functions efficiently.

무선 센서 인터페이스 모듈과 NCAP 구조의 구현

오세문,금민하,김동혁,김진상,조원경 한국통신학회 2008 韓國通信學會論文誌 Vol.33 No.12

This paper presents an implementation of the Network Capable Application Processor (NCAP) and the Wireless Transducer Interface Module (WTIM) architectures based on the new IEEE P1451.5 standard. Proposed architecture is implemented using a computer for NCAP, an FPGA board, a sensor board and two radio modules, which communicate through the ZigBee wireless communication technology between the NCAP and the WTIM based on the IEEE 1451.0 and the IEEE 1451.5 interfaces. In this paper, two experiments has been done to verify operations of proposed architecture. From the experimental results, we verify that the proposed architecture performs the wireless sensor communication functions efficiently. 본 논문은 최근 표준화가 완성된 IEEE 1451.5 표준을 적용한 네트워크 접속가능한 응용프로세서(NCAP: network capable application processor)와 무선 트랜듀서 접속 모듈(WTIM:wireless transducer interface module)의 구현에 대한 연구이다. PC와 무선통신 모듈로 구성되는 NCAP부와, FPGA, 센서 보드, 무선 통신모듈로 구성되는 WTIM 부로 구성된다. NCAP부의 구현에는 C++ 언어가 사용되었고 WTIM 구현에는 FPGA를 이용하여 Verilog-HDL이 사용되었으며 NCAP과 WTIM과의 무선통신은 Zigbee를 이용하였으며 Zigbee의 기능구현을 위하여 nesC를 이용하였다. 본 논문에서는 NCAP과 WTIM은 IEEE 1451.0와 IEEE 1451.5 표준을 통하여 서로 통신하도록 구현하였으며 표준에 근거하여 두 가지 실험을 실시하였다. 실험을 통하여 제안된 구조가 IEEE 1451.5 표준의 기능적인 부분을 효과적으로 수행하는 것을 검증하였다.

멀티미디어 무선 단말기를 위한재구성 가능한 코프로세서의 설계

김남섭,이상훈,금민하,김진상,조원경 대한전자공학회 2007 電子工學會論文誌-SD (Semiconductor and devices) Vol.44 No.4

본 논문에서는 멀티미디어 무선단말기에 적합한 코프로세서를 설계하였다. 멀티미디어 무선단말기는 많은 양의 멀티미디어 데이터를 실시간으로 처리하기 때문에 고속 멀티미디어 연산을 지원하는 코프로세서가 요구된다. 따라서 본 논문에서는 재구성 가능한 구조를 사용하여 고속 연산이 가능한 코프로세서의 구조를 제안하고 이를 설계하였다. 제안된 코프로세서는 재구성이 가능할 뿐만 아니라 PE(Processing Element)들을 그룹 단위로 묶어서 응용분야에 따라 확장이 가능하도록 하였으며 곱셈기를 사용하지 않고 곱셈처리가 가능하도록 하였다. 또한 메인 프로세서의 시스템 I/O 버스에 연결되도록 하였기 때문에 모든 프로세서에 연결이 가능하도록 하였다. 제안된 코프로세서는 VHDL을 이용하여 설계되었으며 설계된 코프로세서를 기존의 재구성 가능한 코프로세서 및 상용 임베디드 프로세서와 구조비교 및 성능비교를 하였다. 비교 결과, 제안된 코프로세서는 기존의 재구성 가능한 코프로세서에 비해 융통성 및 하드웨어 크기 면에서 우수함을 나타내었고, 실제 DCT 응용분야에서 상용 ARM 프로세서에 비해 26배의 속도증가를 보였으며 고속 DCT코어를 탑재한 ARM프로세서와의 비교에서 11배의 속도증가를 나타내었다. In this paper, we propose a novel reconfigurable coprocessor for multimedia mobile terminals. Because most of multimedia operations require fast operations of large amount of data in the limited clock frequency, it is necessary to enhance the performance of the embedded processor that is widely used in current multimedia mobile terminals. Therefore, we proposed and have designed the coprocessor which had the ability of fast operations of multimedia data. The proposed coprocessor was not only reconfigurable, but also flexible and expandable. The proposed coprocessor has been designed by using VHDL and compared with previous reconfigurable coprocessors and a commercial embedded processor in architecture and speed. As a result of the architectural comparison, the proposed coprocessor had better structure in terms of hardware size and flexibility. Also, the simulation results of DCT application showed that the proposed coprocessor was 26 times faster than a commercial ARM processor and 11 times faster than the ARM processor with fast DCT core.

유선 센서 네트워크 인터페이스 시스템 구현

김동혁(Dong Hyeok Kim),금민하(Min Ha Keum),오세문(Se Moon Oh),이상훈(Sang Hoon Lee),모하마드 라키불 이슬람(Mohammad Rakibul Islam),김진상(Jin Sang Kim),조원경(Won Kyung Cho) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.10

본 논문은 유선으로 연결된 다양한 센서들의 제어와 센서들 간의 호환성을 보장하는 IEEE 1451.2 표준을 적용한 센서 네트워크 시스템 구현에 대한 연구이다. 제안된 시스템은 IEEE 1451.0에서 기술된 네트워크 수용 가능한 응용 프로세서(NCAP-Network Capable Application Processor)와 IEEE 1451.2에서 기술된 변환기 독립 인터페이스(TII-Transducer Independent Interface), 변환기 전자 데이터 시트(TEDS-Transducer Electronic Data Sheet)와 아날로그 디지털 변환기를 포함한 송수신기 부분으로 구성된다. 본 시스템은 추후 반도체 집적회로 설계에 용이할 수 있돌고 시스템의 소형화와 최적화를 목표로 구현되었다. 네트워크 수용 가능한 응용 프로세서는 개인용 컴퓨터상에서 C언어로 구현하였고 변환기 독립 인터페이스는 개인용 컴퓨터의 병렬포트와 FPGA(Field-Programmable Gate Array) 응용보드의 확장포트를 이용하였고, 송수신기는 FPGA 응용보드를 이용하여 Verilog로 구현하였다. 표준에 근거한 실험을 수행하여 제안된 구조의 검증을 수행하였다. This paper describes sensor network system implementation for the IEEE 1451.2 standard which guarantees compatibilities between various wired sensors. The proposed system consists of the Network Capable Application Processor(NCAP) in the IEEE 1451.0, the Transducer Independent Interface(TII) in the IEEE 1451.2, the Transducer Electronic Data Sheet(TEDS) and sensors. The research goal of this study is to minimize and optimize system complexity for IC design. The NCAP is implemented using C language in personal computer environment. TII is used in the parallel port between PC and an FPGA application board. Transducer is implemented using Verilog on the FPGA application board. We verified the proposed system architecture based on the standards.

무선 센서 인터페이스 모듈과 NCAP 구조의 구현

오세문(Se-moon Oh),금민하(Min-ha Keum),김동혁(Dong-hyeok Kim),김진상(Jin-sang Kim),조원경(Won-kyung Cho) 한국통신학회 2008 韓國通信學會論文誌 Vol.33 No.12A

본 논문은 최근 표준화가 완성된 IEEE 1451.5 표준을 적용한 네트워크 접속가능한 응용프로세서(NCAP: network capable application processor)와 무선 트랜듀서 접속 모듈(WTIM:wireless transducer interface module)의 구현에 대한 연구이다. PC와 무선통신 모듈로 구성되는 NCAP부와, FPGA, 센서 보드, 무선 통신모듈로 구성되는 WTIM 부로 구성된다. NCAP부의 구현에는 C++ 언어가 사용되었고 WTIM 구현에는 FPGA를 이용하여 Verilog-HDL이 사용되었으며 NCAP과 WTIM과의 무선통신은 Zigbee를 이용하였으며 Zigbee의 기능구현을 위하여 nesC를 이용하였다. 본 논문에서는 NCAP과 WTIM은 IEEE 1451.0와 IEEE 1451.5 표준을 통하여 서로 통신하도록 구현하였으며 표준에 근거하여 두 가지 실험을 실시하였다. 실험을 통하여 제안된 구조가 IEEE 1451.5 표준의 기능적인 부분을 효과적으로 수행하는 것을 검증하였다. This paper presents an implementation of the Network Capable Application Processor (NCAP) and the Wireless Transducer Interface Module (WTIM) architectures based on the new IEEE P1451.5 standard. Proposed architecture is implemented using a computer for NCAP, an FPGA board, a sensor board and two radio modules, which communicate through the ZigBee wireless communication technology between the NCAP and the WTIM based on the IEEE 1451.0 and the IEEE 1451.5 interfaces. In this paper, two experiments has been done to verify operations of proposed architecture. From the experimental results, we verify that the proposed architecture performs the wireless sensor communication functions efficiently.

재구성 가능한 시스톨릭 어레이 보조프로세서 설계

이상훈(Lee Sang-Hoon),금민하(Keum Min-Ha),김진상(Kim Jinsang),조원경(Won-Kyung Cho) 한국정보기술학회 2009 한국정보기술학회논문지 Vol.7 No.1

In this paper, we propose a reconfigurable coprocessor for multimedia mobile devices. Mobile multimedia devices need to process many wireless communication signal processing kernels. Most of these signal processing kernels requires very complex computations such as vector multiplication, matrix multiplication, convolution and block based matching algorithm. The proposed architecture can perform high speed signal processing of the kernels with ability of hardware reconfiguration. Proposed architecture consist of reconfigurable computing cells and ASM (auto sequencing memory for input, output data flow). Matrix multiplication and block matching algorithm are performed for verification of the proposed architecture.