Active PDP Discovery에 기반한 정책 기반 MANET 관리 시스템 구현

허지완(Huh, Jee-Wan),송왕철(Song, Wang-Cheol) 한국산학기술학회 2009 한국산학기술학회논문지 Vol.10 No.11

MANET에서 정책 기반 망 관리(PBNM)에 대한 연구는 이동 노드들 간의 신뢰성과 효율성을 확보하기 위 해 연구되고 있다. 그러므로 노드의 이동을 감지하고 정책을 배포할 관리영역을 효과적으로 결정하는 것이 필수적이 다. 정책 기반 망 관리 메커니즘에서 정책결정자(PDP)노드가 관리 영역(cluster)을 결정하고, 정책수행자(PEP) 노드들 을 관리함에 있어 기존의 k-hop cluster 기법보다 효율적인 메커니즘으로써 Active PDP Discovery 기법이 제안되었다. k-hop cluster에서는 PDP노드가 관리할 PEP노드들을 선택하는 데 비해 Active PDP Discovery는 이동하는 PEP노드에 서 능동적으로 PDP 노드를 선택할 수 있게 한다. 이 방법은 k-hop cluster에 비해 PDP에 연결되지 않은 고아노드를 방지하고 주기적인 방송메시지를 감소시킨다. 본 논문에서 노드의 이동감지를 하기 위하여 COPS-PR을 확장하고 PDP노드에 MNL을 추가하여 관리영역을 결정하는 Active PDP Discovery를 실제 네트워크에서 구현하고 성능을 분 석한다. The PBNM on MANET is being researched to ensure the reliability and efficiency between mobile nodes. Therefore, it is essential to determine the cluster effectively which will perceive the movements of nodes and distribute the policies. In PBNM mechanism, to determine the node cluster for PDP and manage PEP nodes, Active PDP Discovery Protocol is proposed as a mechanism which is more efficient than preexistent techniques. While k-hop cluster selects the PEP nodes which PDP node manages, Active PDP Discovery actively selects the PDP node among the moving PEP node. This method prevents orphan nodes that are not connected to PDP and reduces continual broadcasting messages. This paper implements Active PDP Discovery which determines cluster in the real networks and analyzes its capability, expanding COPS-PR to detect the movement of nodes and adding MNL to PDP node.

Multi-Level을 사용한 PDP 구동회로에서 Timing 변화에 따른 특성 변화에 관한 연구

김중수,노정욱,홍성수,사공석진 전력전자학회 2005 전력전자학회 논문지 Vol.10 No.6

제안된 Multi-level PDP sustain Driver는 기존 L. Webber에 의해 제안된 방식에 비해 낮은 전압 rating을 갖는 소자를 사용하며 sustain 전압파형의 rising/falling 구간이 각각 2번의 공진에 의해 이루어진다. 본 논문에서는 rising time을 구성하는 3단계(Tr1, Ti1, Tr2)의 변화에 따라 PDP의 방전 특성에 미치는 영향을 비교하고, 기존 LG전자의 상용화 제품인 42V6와 특성을 비교한다. 실험결과는 3단계의 rising time 중에 Ti1의 변화에 따른 특성 변화가 가장 크며, Tr2의 변화에 의한 영향도 있으며, Tr1의 변화에 따른 특성 변화는 거의 없다. 제안된 PDP driver는 Tr1이 60ns, Ti1이 120ns, Tr2가 350ns 인 경우, Full white display pattern에서 기존제품에 비해 휘도 14.6%증가, 소비전력 5.9%감소, panel 효율 24.2% 증가, module 효율 21.2%증가 등 특성을 얻을 수 있었다. 실제 PDP module 응용에 적합할 것으로 기대된다. The proposed Multi-level PDP sustain Driver is composed of the semiconductor devices with low voltage rating compared to those used in the prior circuit proposed by L. Webber, and it has two resonant periods during the charging (rising period) and discharging (falling period) the PDP in the sustaining voltage waveforms. In accordance with the change of timing phase(Tr1, Ti1, Tr2), the performance characteristics of a commercial PDP module has been carried out and compared the characteristic with the 42V6, made of LG Electronics co., Experimental results show that the performance characteristics of PDP module are greatly influenced by the variation of Ti1 and Tr2. The variation of Tr1 do not influence much on the performances of PDP. With the conditions that Tr1=60ns, Ti1=120ns, and Tr2=350ns, we could get the performances listed as the luminance is increased 14.6%, the power consumptions is decreased 5.9%, the panel efficiency is increased 24.2%, module efficiency is increased 21.2%, compared to those shown in the commercial PDP module (42V6). Therefore, the proposed multi-level PDP sustain driver expected to be suitable to actual PDP module application.

넓은 영전압 스위칭 범위를 갖는 대화면 PDP용 유지전원단을 위한 고효율 전력 변환회로

박경화,문건우 전력전자학회 2005 전력전자학회 논문지 Vol.10 No.6

Recently, due to the launch of digital broadcasting service, the demand of Flat Panel Display (FPD) is sharply rising. Among them, the PDP is expected to be one of the most promising digital displays of next generation because of its large screen size, high resolution, thinness and board field of view. Meanwhile, the PDP uses ADS (Address Display-period Separation) scheme which divide one subfield into address and sustaining period to express the grey scale of images. Since the output of sustaining power module is mostly used for sustaining period, the load of the sustaining power module can be considered as a pulsating load. Due to this particular load condition, if the wide ZVS range of the power switches is not guaranteed, the hard switching causes large amount of switching loss and serious thermal problem in power module.In this paper, a high efficiency power conversion circuit for 60" PDP sustaining power module which achieves wide ZVS range with the help of additional ZVS tank is proposed. According to the various gating methods, the different operations of the proposed converter are presented. And, to confirm the properties of the proposed converter, an experimental prototype of 900W power converter is constructed and tested. As a result, more than 92% of high efficiency is obtained at 10% load condition, and the ZVS operation is achieved from full load to 10% load condition. 최근 디지털 방송의 시행에 따라 평판디스플레이(FPD)의 수요가 증가하고 있다. 그 중에서도 PDP는 대화면, 고감도, 넓은 시야각, 얇은 두께 등의 장점을 가지기 때문에 다른 FPD 매체들에 비해 경쟁력이 있다. 그리고 최근 PDP 패널의 공정 간소화로 인해 PDP 패널의 제작 비용이 감소하는 추세에 있기 때문에 대화면용 PDP에 관심이 집중되고 있다. 따라서 본 논문에서는 넓은 영전압 스위칭 범위를 갖는 대화면용 PDP 유지전원단을 위한 고효율 전력 변환회로를 제안하고 여러 가지 구동 신호를 인가하여 제안된 회로의 동작을 분석하였다. 기존의 42" PDP는 낮은 부하조건에 대해서 ZVS가 이루어지지 않게 되는데 시간에 따라서 급격하게 변하는 PDP의 부하 특성 때문에 많은 열이 발생하게 된다. 그러나 제안된 60" PDP 회로의 경우, 부가적으로 ZVS를 위한 에너지를 공급해 줄 수 있는 회로를 달아주었기 때문에 넓은 ZVS 영역을 갖게 된다. 그리고 이러한 장점 때문에 스위칭 손실이 감소하여 기존의 컨버터에 비해서 높은 효율을 기대할 수 있을 뿐만 아니라 심각한 열 문제가 없이 안정적인 조건에서 동작하는 것이 가능해 진다.

PDP TV의 sustain/reset 구동전원 공급을 위한 1단방식의 역률보상형 AC-to-DC 컨버터

강필순,박진현,Kang, Feel-Soon,Park, Jin-Hyun 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.2

PDP TV의 전력 효율을 향상시키기 위해서는 PDP의 구동과정에서 발생하게 되는 불필요한 전력소모와 AC 입력으로부터 원하는 DC를 얻기 위한 과정 중에 발생하는 전력 소모를 최소화하여야 한다. 일반적인 PDP 구동을 위한 입력 전원단은 2단 구조의 역률 보상형 컨버터를 채용하고 있으며, PDP 구동시 전력소모가 가장 큰 서스테인 드라이버와 리셋 회로의 구동전원을 공급하기 위한 별도의 DC-to-DC 컨버터를 필요로 한다. 그러나 이러한 회로의 구현은 저가의 PDP를 요구하는 시장 상황에 유연하게 대처하는데 많은 어려움을 준다. 따라서 본 논문에서는 최소의 전력 변환단계를 가지도록 서스테인과 리셋 회로의 전원 공급이 가능한 1단방식의 역률보상형 AC-to-DC 컨버터를 제안한다. 제안하는 시스템은 1단방식의 입력전원부 구성을 통해 전력 변환단을 최소화하여 전력 변환 중에 발생하는 손실을 최소화하며, PDP 서스테인/리셋 드라이버의 구동전압을 직접 공급하는 형태로 구성하여 시스템 부피의 감소, 원가 절감을 이룰 수 있다. To improve the efficiency of PDP TV, it should minimize the power losses transpired during AC-to-DC power conversion and PDP driving process. Generally the input power supply for PDP driving employes a two-stage power factor corrected converter, and it needs additional DC-to-DC converters to supply driving power for reset circuit ed sustain driver, which has high power consumption. However, such a circuit configuration has a difficulty for the PDP market requires low cost. To alleviate this problem, a new circuit composition is presented. It integrates input power supply with reset and sustain driver in a single power stack The input power supply of the proposed circuit has a single-stage structure to minimize power conversion loss, and it directly supplies power to the sustain driver so as to reduce the system size and cost.

저전력화를 위한 AC형 PDP구동회로의 설계

장윤석,최진호,Jang, Yoon-Seok,Choi, Jin-Ho 한국정보통신학회 2006 한국정보통신학회논문지 Vol.10 No.11

PDP구동회로는 160V 이상의 고전압을 유지하기 위한 스위칭 소자와 커패시터를 필요로 한다. 이러한 고전압용 소자의 사용은 PDP 구동회로의 가격을 상승시키고 전력 소모를 증가시키는 원인이 된다. 기존의 PDP 구동회로는 3개의 공급 전압원과 16개의 스위칭 소자로 구성 되어 있다. 그러나 본 논문에서는 2개의 공급 전압원과 12개의 스위칭 노자를 사용하고, 공급 전압도 기존의 공급 전압보다 낮은 공급 전압을 사용하는 구동회로를 제안한다. 컴퓨터시뮬레이션을 통하여 입력 주파수가 70kHz에서 100kHz일 때 45V 이상의 공급전압을 사용한다면 PDP 셀 구동을 위한 충분한 크기의 신호를 얻을 수 있음을 확인하였다. PDP driving circuit requires switching devices and capacitors to stand up high voltages over 160V. This is the main cause that the power consumption and the cost of a PDP driving circuit increase. Conventional PDP driving circuits consist of 3 voltage sources and 16 switching devices. In this paper, we propose a PDP driving circuit using 2 voltage sources and 12 switching devices that can be operated with a lower supply voltage than conventional driving circuit. The operation of the proposed driving circuit is verified by the computer simulation. Simulation results show that the output signal can drive PDP cell when the supply voltage is higher than 45V in the input frequency range 70kHz to 100kHz.

Full-HD AC PDP 구동파형에 대한 연구

권창영(Chang-young Kwon),조익현(Ig-hyun Cho),이충호(Choong-ho Lee),김준대(Jun-dea Kim),윤동한(Dong-han Yoon) 한국정보기술학회 2007 Proceedings of KIIT Conference Vol.2007 No.-

본 논문은 Full-HID AC PDP 구동에 있어서 새로운 구동파형을 제안한다. 제안된 구동파형은 AC PDP의 선택적 기입(selective writing)구동방식에 기반으로 패널 구조적 변경 없이 (l920×1080 pixels) Full-HD 패널을 구동할 수 있다. 종래의 구동파형은 셀을 초기화 하기 위해서 한 프레임 내에 매 서브필드마다 리셋구간에서 Positive 약방전과 Negative 약방전을 하기 위해서 램프파를 인가하는 구동파형에서 제안된 구동파형은 첫 서브필드에서는 종래의 셀 초기화 방식을 이용하며 나머지 서브필드는 Negative 약방전 과 세폭약방전을 이용하여 고속 어드레스 방전을 실현시킨 구동파형이다. 실험결과 종래의 구동파형은 스캔 펄스폭을 1.2us이하로 FHD AC-PDP 구동이 불가능한 반면 제안된 구동파형은 5000:1의고명암비를 구현과 동시에 어드레스 펄스폭을 0.7us에서 구동할 수 있다. This paper proposes a driving waveform for Full-HD AC plasma display panel(PDP) with a significantly reduced scan time. The proposed driving waveform is based on the selective writing method for driving an AC PDP, and can drive an Full-HD(l920×l080pixels) AC PDP without physically modifying the panel structure. For the conventionall driving waveform, all PDPcells are reset by the ramp waveform with positive dark discharge and negative dark discharge, during all sub-fields of one frame. For the proposed driving waveform, during the first sub-field of one frame, all PDP cells are reset by the conventional ramp waveform during the other sub-fields, all cells is reset by negative dark discharge and a narrow weak discharge. The conventional driving waveform is difficult to drive Full-HD AC PDP within 1.2us scan width, otherwhile the proposed driving waveform can realize to drive Full-HD AC PDP using scan pulse width as narrow as 0.7us with 5000:1 high contrast ratio.

High Frequency and High Luminance AC-PDP Sustaining Driver

최성욱,문건우,한상규 전력전자학회 2006 JOURNAL OF POWER ELECTRONICS Vol.6 No.1

Plasma display panels (PDPs) have a serious thermal problem, because the luminance efficiency of a conventional PDP is about 1.5 lm/W and it is less than 3~5 lm/W of a cathode ray tube (CRT). Thus there is a need for improving the luminance efficiency of the PDP. There are several approaches to improve the luminance efficiency of the PDP and we adopted a driving PDP at high frequency range from 400 kHz up to over 700 kHz. Since a PDP is regarded as an equivalent inherent capacitance, many types of sustaining drivers have been proposed and widely used to recover the energy stored in the PDP. However, these circuits have some drawbacks for driving PDPs at high frequency ranges. In this paper, we investigate the effect of the parasitic components on the PDP itself and on the driver when the reactive energy of the panel is recovered. Various drivers are classified and evaluated based on their suitability for high frequency drivers. Finally, a current-fed driver with a DC input voltage bias is proposed. This driver overcomes the effect of parasitic components in the panel and driver. It fully achieves a ZVS of all full-bridge switches and reduces the transition time of the panel polarity. It is tested to validate the high frequency sustaining driver and the experimental results are presented.

새로운 에너지 회수 방식을 채용한 고효율 PDP 구동 회로

한상규,이준영,문건우,윤명중,朴昌培,丁南聲,朴正泌 전력전자학회 2002 전력전자학회 논문지 Vol.7 No.2

A new high-efficient energy-recovery circuit is proposed to drive a plasma display panel (PDP) and compared with the conventional circuit. The proposed circuit uses only two inductors and no auxiliary circuit to recover the energy stored in the equivalent intrinsic capacitance of PDP. Therefore it features a simpler structure, less mass, lower cost of production, higher efficiency, and fewer power devices. The very stable and uniform light emitted from PDP proves the high quality of screen. It is suitable for wall-hanging color TVs. The proposed circuit, operating at 200kHz, is verified to be applicable on a 42-inch PDP by experimental results. 새로운 에너지 회수 방식을 채용한 고효율 PDP 구동회로가 제안된다. 제안된 에너지 회수 회로는 PDP의 등가 캐패시터에 저장된 에너지를 회수하기 위해서 종래의 에너지 회수 회로에서 부가되었던 별도의 보조 회로 없이 2개의 인덕터 만을 사용하므로 그 구조가 매우 간단하고 시스템 부피가 작으며 적은 수의 전력 소자만으로도 구현이 가능하므로 제작단가 절감효과를 얻을 수 있으며 높은 효율 등의 장점을 가지고 있다. 뿐만 아니라 PDP 화면에서 방사되는 광의 파형이 균일하고 안정적이므로 고화질을 보장하기도 한다. 제안된 회로의 유효성 검증을 위해 전 구간회로를 모두 갖춘 42인치 PDP를 스위칭 주파수 200kHz로 구동한 실험 결과를 제시하며, 본 논문에서 제안된 회로는 차세대 벽걸이형 컬러 TV에 매우 적합하게 적용될 수 있다.

PDP용 Ag전극 페이스트의 Bi계 프릿 제조 및 특성

김형수,최정철,이병옥,최승철 한국마이크로전자및패키징학회 2003 마이크로전자 및 패키징학회지 Vol.10 No.4

PDP전극용 Ag전극 페이스트의 프릿으로 기존의 Pb-based 프릿을 대신 할 수 있는 Bi-based 조성의 새로운 유리조성의 가능성을 검토하였다. PDP디스플레이 응용을 위해 프릿의 저융점화 및 열팽창계수 제어를 행하였고, 이를 전극 페이스트 제조에 적용하여 스크린 프린팅된 전극을 평가하였다. $Bi_2O_3$를 50-60wt%이상 첨가된 $Bi_2O_3-B_2O_3-Al_2O_3$계 조성의 프릿은 연화점이 400∼$480^{\circ}C$, 열팽창계수가 7.31∼$10.02\times 10^{-6}/^{\circ}C$이며, 전극의 단자저항은 4.1∼4.8$\Omega$ 이었다. 본 연구에서 새로이 개발된 Bi계 프릿조성은 Pb계 조성의 프릿에 상당하는 물성을 얻을 수 있었으며, 이를 전극용 페이스트에 적용한 결과, 전극 프린팅에서 퍼짐성과 균일성이 우수하였다. PDP전극용 무연, 무 알카리 프릿으로 Bi계 조성의 적용가능성을 확인할 수 있었다. A new type of Bi based glass frit was developed for Ag paste in PDP applications and its properties are compared with the commercially used Pb based glass frit. After optimization of the properties of Bi based frits for PDP application such as the softening temperature and the coefficient of thermal expansion (C.T.E), the screen printed electrodes prepared with the Bi based fit contained Ag paste were characterized. In $Bi_2O_3-B_2O_3-Al_2O_3$ glass system with the more than 50% of $Bi_2O_3$, the softening temperature, the thermal expansion coefficient and the line resistivity was 400∼$480^{\circ}C$, 7.31∼$10.02\times 10^{-6}/^{\circ}C$> and 4.1∼4.8$\Omega$ respectively. Properties of the Bi based frits are comparable with the Pb based frits. A printability and an uniformity of the Bi based frits were excellent in screen printed Ag eletrode. The Bi based frit system is an excellent candidate material for Pb free and Alkali free frit in PDP applications.

PDP 테스트-베드 모듈 구현을 위한 HDL 소프트웨어 구조

양성규(Sung gyu Yang),권오규(Oh kyu Kwon),이동호(Dong ho Lee) 대한전기학회 2006 대한전기학회 학술대회 논문집 Vol.2006 No.10

PDP는 벽걸이형 대형 평판 디스플레이로서 최근 시각적 극대화에 도운이 되는 대형화의 가능성과 자연스러운 색감 표현력 등의 장점 때문에 주목받고 있다. 하지만 저계조 표현, 의사 윤곽 문제등의 화질 저하 문제로 우위에 있지 못하고 다fms 디스플레이 장치들과 치열한 경쟁을 하고 있어 더욱 많은 화질 연구가 필요하다. 본 논문은 42" PDP의 화질 개선 연구를 위한 Verilog HDL을 이용한 소프트웨어 테스트-베드 구현과 FPGA를 이용한 자체 제작 보드에서 대해 설명한다. PDP is watched as a wall-mounted nat displayer for merits, such as ability to visual maximize and natural color reproduction. But it is more necessary to research video quality why PDP is competing with another displayer. This paper is explaned HDL software architecture implementaion for PDP lest-bed module and producing board using FPGA to research 42" PDP video quality.