http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
DDR4/GDDR5에서 고속동작을 위한 matrix형 CRC 및 XOR/XNOR
이중호(JoongHo Lee) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.8
DDR4와 같은 고속동작을 위한 메모리 제품에서, 데이타의 신뢰도 증가를 위해 CRC 기능이 추가되었다. 기존의 CRC 방식은 많은 부가회로 면적과 지연시간이 요구되기 때문에 고속동작의 메모리 제품에서 CRC 계산을 위한 내부 타이밍 마진의 부족현상이 증가한다. 따라서 본 논문에서는 이러한 문제를 해결할 수 있도록 matrix형 CRC 방법을 제시하고 CRC 계산을 빠르게 할 수 있는 XOR/XNOR 게이트를 제시하였다. matrix형 CRC는 모든 홀수 비트오류를 검출 가능하며, 4의 배수비트 오류를 제외한 짝수비트오류도 검출가능하다. 또한 단일오류(single error)에 대해서는 오류 정정이 가능하여 메모리 제품과 시스템간의 CRC 오류로 인한 데이터 재 전송의 부하를 감소시킬 수 있다. 또한 기존 방식대비 부가회로면적을 57% 개선할 수 있다. 제안한 XOR/XNOR는 6개의 TR.(트랜지스터)로 구성하였으며, 기존의 CRC 대비 35%의 면적 오버헤드를 감소시킬 수 있으며, 50%의 게이트 지연을 감소시킬 수 있다. CRC features have been added to increase the reliability of the data in memory products for high-speed operation, such as DDR4. High-speed memory products in a shortage of internal timing margin increases for the CRC calculation. Because the existing CRC requires many additional circuit area and delay time. In this paper, we show that the matrix-type CRC and a new XOR/XNOR gate could be improved the circuit area and delay time. Proposed matrix-type CRC can detect all odd-bit errors and can detect even number of bit errors, except for multiples of four bits. In addition, a single error in the error correction can reduce the burden of re-transmission of data between memory products and systems due to CRC errors. In addition, the additional circuit area, compared to existing methods can be improved by 57%. The proposed XOR gate which is consists of six transistors, it can reduce the area overhead of 35% compared to the existing CRC, 50% of the gate delay can be reduced.
이중호(Joongho Lee),임재홍(Jaehong Lim),윤석현(Seokhyun Yoon) 대한전자공학회 2014 전자공학회논문지 Vol.51 No.11
단일반송파기반 주파수다중화(SC-FDM) 방식은 각 사용자 입장에서는 단일반송파 전송 방식으로 피크대 평균 전력비(PAPR)가 낮다는 장점이 있어 전송전력에 제한이 있는 3GPP LTE의 상향링크 전송방식으로 채택되었다. 일반적으로 SC-FDM 신호의 수신은 주파수 영역 등화기를 사용하는데 이는 채널에 깊은 널(null)이 존재하는 경우 잉여의 심볼 간 간섭과 잡음의 증폭이 커지는 문제점이 있다. 본 논문에서는 이러한 문제를 개선하기 위하여 주파수 영역 터보 등화기를 사용하는 SC-FDM 수신기를 제안하고 이의 링크레벨 성능을 평가한다. 또한, 성능-복잡도 교환(Tradeoff)을 고려한 적절한 반복 횟수를 제시한다. Single-Carrier Frequency division multiplexing (SC-FDM) has been selected for the uplink transmission technique in 3GPP-LTE since it has an advantage of low peak-to-average power ratio (PAPR) in user"s perspective. The receiver typically uses a frequency domain equalizer, which, however, suffers from noise boost and/or residual ISI especially when the channel has deep nulls. In this paper, we propose using turbo equalizer to mitigate such a problem. We provide link level performance comparison and an insight into how many iteration is needed for reasonable performance and complexity.
타이어 사이드 월 크랙 성능 시험을 통한 영향인자의 실험적 연구
이중호(Joongho Lee),김성민(Sungmin Kim),김기현(Gihyun Kim),조명국(Myungkug Cho) 한국자동차공학회 2011 한국자동차공학회 학술대회 및 전시회 Vol.2011 No.11
Recently, as the market of Ultra-high performance tire increases rapidly, side wall surface crack is on the increase that was unrisen in times past. This crack bring about danger in field. Target of this study find a influence factor by Side-Wall Crack Test Method self-developed in ultra-high performance tire. The Side-Wall Crack Test Method is applied various load condition repeatedly and minimized stress in another component of tire. The test method generate the crack from external surface on side wall. Selected effect factor is side wall gauge, inflation pressure, wheel section width and vertical spring rate. the fact is used design of experiment and tested by new test method. The result, This study propose the direction to prevent side wall surface crack in tire structure and in field influence factor.