http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
SCH 양자우물 레이저 다이오드의 수송기구와 변조응답 특성에 관한 연구
김종기,정재용,서정하,Kim, Jong-Gi,Jeong, Jea-Yong,Suh, Chung-Ha 대한전자공학회 2000 電子工學會論文誌 IE (Industry electronics) Vol.37 No.1
본 논문에서는 SCH 양자우물 구조를 가진 레이저 다이오드에서의 캐리어 수송기구와 변조응답 특성에 대해 고찰하였다. 캐리어 수송구조 고찰을 위해 캐리어 밀도분포및 다이오드전류를 계산하였다. 또한 우물내에서의 캐리어 재결합율을 SCH길이의 함수로 도출하였다. 변조응답 특성에서는 캐리어와 광자에 대한 3쌍의 비율 방정식을 도출, 해석하여 SCH 길이에 따른 변조 대역폭과 완화 진동 주파수, 감쇄 비율과 K-factor의 특성에 대하여 고찰하였다. In this paper, carrier transport mechanism and modulation response for SCH(Separate Confinement Heterostructure) SQW(Single Quantum Well) laser diodes were studied. In order to explain carrier transport mechanism, both carrier density and current density were calculated. The recombination current density in the quantum well as a function of the SCH length was also calculated. For the modulation response, linearizing the rate equation, we calculated the bandwidth, relaxation oscillation frequency, damping factor, and the K-factor.
유효 채널길이를 고려한 n형 단채널 MOSFET의 문턱전압 모형화
김능연,박봉임,서정하,Kim, Neung-Yeun,Park, Bong-Im,Suh, Chung-Ha 대한전자공학회 1999 電子工學會論文誌-T Vol.t36 No.2
본 논문은 MOSFET에서 2차원적 전위분포가 채널방향을 따라 준-선형적으로 변한다는 GCA(Gradual Channel Approximation)를 진성영역에서 수직 공핍층 폭이 준-선형적으로 변한다는 가정으로 대치하여 단채널 MOSFET에서도 적용 가능한 문턱전압의 해석적 모형을 제안하였다. 제안된 문턱전압 표현식은 유효 채널길이, 드레인전압, 기판(substrate) 바이어스 전압, 기판 도핑농도, oxide 두께 등에 대한 의존성을 통합적으로 나타내었으며, 계산된 결과는 BSIM3v3의 결과와 유사한 경향을 보이고 있다. In this paper, an analytical threshold voltage model is proposed by replacing the conventional GCA(Gradual Channel Approximation) with the assumption that a normal depletion layer width in the intrinsic region will vary quasi-linearly according to the channel direction. Derived threshold voltage expression is written as a function of the effective channel length, drain voltage, substrate bias voltage, substrate doping concentration, and the oxide thickness. Calculated results show almost similar trends with BSIM3v3's results in a satisfactory accuracy.
압전 및 자발 분극을 고려한 단채널 AlGaN/GaN HEMT의 전류-전압 특성에 관한 해석적 모델
오영해,지순구,서정하,Oh Young-Hae,Ji Soon-Koo,Suh Chung-Ha 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.12
In this paper, in order to derive the current-voltage characteristics of n-AlGaN/GaN HEMTs with the piezoelectric and spontaneous polarizations, we suggested analytical solutions for the two-dimensional Poisson equation in the AlGaN and GaN regions by taking into account the longitudinal field variation, field-dependent mobility, and the continuity condition of the channel current flowing in the quantum well. Obtained expressions for long and short channel devices would be applicable to the entire operating regions in a unified manner. Simulation results show that the drain saturation current increases and the cutoff voltage decreases as drain voltage increases. Compared with the conventional models, the present model seems to provide more reasonable explanation for the drain-induced threshold voltage roll-off and the channel length modulation effect. 본 논문에서는 압전 및 자발 분극 효과를 내포한 단채널 n-AlGaN/GaN HEMT의 전류-전압 특성을 도출하고자 AlGaN 및 GaN층 내에서 분극을 고려한 2차원 Poisson 방정식의 해법을 제안하였다. AlGaN 및 GaN층에서의 2차원적 전위 변화를 채널전류의 연속조건과 컨시스턴트하게 도출하기 위해서 GaN영역에 형성된 양자 우물을 통해 흐르는 전자에 대한 전계-의존 이동도를 고려하였다. 도출된 표현식은 동작 전압 전 영역과 장/단채널 소자에 대하여 일괄적으로 적용될 수 있을 것으로 보이며, 계산 결과로부터 2차원 전위 분포 변화 효과를 고려하기 위한 파라미터 ${\alpha}$의 도입이 타당함을 보이고 있다. 이로써, 본 모델은 기존의 모델에 비해 드레인 전압의 증가에 따른 드레인 포화전류의 증가 및 문턱 전압의 감소 현상 등을 보다 적절히 설명할 수 있음을 보이고 있다.
Short-gate SOI MESFET의 문턱 전압 표현 식 도출을 위한 해석적 모델
갈진하(Jin-Ha Kal),서정하(Chung-Ha Suh) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.7
본 논문에서는 short-gate SOI MESFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. 완전 공핍된 실리콘채널 영역에서는 2차원 Poisson 방정식을, buried oxide 영역에서는 2차원 Laplace 방정식을 반복법(iteration method)을 이용해 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 5차 다항식으로 표현하였으며 채널 바닥 전위를 구하였다. 채널 바닥 전위의 최소치가 0이 되는 게이트 전압을 문턱 전압으로 제안하여 closed-form의 문턱 전압 식을 도출하였다. 도출된 문턱 전압 표현 식을 모의 실험한 결과, 소자의 구조 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다. In this paper, a simple analytical model for deriving the threshold voltage of a short-gate SOI MESFET is suggested. Using the iteration method, the Poisson equation in the fully depleted silicon channel and the Laplace equation in the buried oxide region are solved two-dimensionally. Obtained potential distributions in each region are expressed in terms of fifth-order of x , where x denotes the coordinate perpendicular to the silicon channel direction. From them, the bottom channel potential is used to describe the threshold voltage in a closed-form. Simulation results show the dependencies of the threshold voltage on the various device geometry parameters and applied bias voltages.
이정호 ( Jung Ho Lee ),서정하 ( Chung Ha Suh ),정지훈 ( Ji Hoon Jeong ),김영관 ( Young Kwan Kim ),김영식 ( Young Sik Kim ),김영찬 ( Yeoung Chan Kim ) 한국유화학회 2004 한국응용과학기술학회지 Vol.21 No.4
N/A In this study, hetero-electrode structures have been fabricated to increase luminescence efficiency. The presence of a thin layer of Sn or Ag at the organic-aluminum interface enhanced both electron injection efficiency and electroluminescence when compared to OLEDs using homogeneous electrode. In this paper, the effect of the cathode using Sn/Al hetero electrode structure is observed. Electric properties of the OLED using Sn/Al hetero cathode are improved in comparison of only Al cathode. The hetero-electrode existing different energy level induces the advanced structure of OLED can accumulate electron density. The luminescence efficiency of OLED with Sn/Al of Ag/Al cathode is higher because of their higher electron injection efficiency. And, the turn on voltage of the OLED device using Sn thin layer is lowest as about 10 V.
Short-Channel Intrinsic-Body SDG SOI MOSFET의 문턱전압 도출을 위한 해석적 모델
장은성(Eun-Sung Jang),오영해(Young-Hae Oh),서정하(Chung-Ha Suh) 大韓電子工學會 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.11
본 논문에서는 short-channel intrinsic-body SDG SOI MOSFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. Intrinsic silicon 채널 영역 및 gate oxide 내에서의 2차원 Laplace 방정식을 반복법(iteration method)으로 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 4차 및 5차 다항식으로 표현하였으며 이로부터 표면전위를 도출하였다. 표면전위의 최소치가 0이 되는 게이트 전압을 문턱전압으로 제안하여 closed-form의 문턱전압 식을 도출하였다. 도출된 문턱전압 표현식을 모의 실험한 결과, 소자의 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다. In this paper, a simple analytical model for deriving the threshold voltage of a short-channel intrinsic-body SDG SOI MOSFET is suggested. Using the iteration method, both Laplace equations in intrinsic silicon body and gate oxide are solved two-dimensionally. Obtained potential distributions in both regions are expressed in terms of fourth and fifth-order of the coordinate perpendicular to the silicon channel direction. Making use of them, the surface potential is obtained to derive the threshold voltage in a closed-form. Simulation results show the fairly accurate dependencies of the threshold voltage on the various device parameters and applied bias voltages.
Short-Channel Bulk-Type MOSFET의 문턱전압 도출을 위한 해석적 모델
양진석(Jin Seok Yang),오영해(Young Hae Oh),서정하(Chung Ha Suh) 大韓電子工學會 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.12
본 논문에서는 단 채널 bulk-type MOSFET의 문턱전압의 표현식을 해석적으로 도출하는 모델을 제시하였다. 게이트 절연층 내에서는 2차원 Laplace 방정식을, silicon body 내 공핍층에서는 2차원 Poisson 방정식을 Fourier 계수 방법을 이용하여 풀어냈으며, 이로부터 채널 표면전위의 최소치를 도출하고 문턱 전압 표현 식을 도출하였다. 도출된 문턱전압 표현식을 모의 실험한 결과, 소자의 각종 parameter와 bias 전압에 대한 의존성을 비교적 정확히 도출할 수 있음을 확인할 수 있었다. In this paper, a new analytical model for deriving the threshold voltage of a short-channel bulk-type MOSFET is suggested. Using the Fourier coefficient method, the Laplace equation in the oxide region and the Poisson equation in the depleted silicon region have been solved two-dimensionally. Making use of them, the minimum surface potential is derived to describe the threshold voltage. Simulation results show good agreement with the dependencies of the threshold voltage on the various device parameters and applied bias voltages.