Studies on Molecular Structure Changes in Polyethylene/Polypropylene Sheath-Core Monofilament

서영호,임영민,오태환,한성수,남영식,남승민,함진수,Seo, Young Ho,Lim, Young Min,Oh, Tae Hwan,Han, Sung Soo,Nam, Young Sik,Nam, Seung Min,Ham, Jin Soo The Korean Fiber Society 2014 한국섬유공학회지 Vol.51 No.2

In this study, changes in the molecular structure of a sheath-core polyethylene (PE)/polypropylene (PP) bicomponent monofilament were investigated using different fractions of sheath or core components. The melt complex viscosity of sheath PE showed a greater shear thinning behavior than core PP. For both as-spun and drawn filaments, the crystal structure of sheath PE developed better than that of core PP. In the as-spun monofilament, the core PP crystal structure did not develop well, while sheath PE showed a more developed crystal structure. Further, sonic velocity indicating the molecular orientation increased upon drawing but was rarely dependent on the sheath PE fraction for both as-spun and drawn monofilaments.

H.264/AVC Main Profile을 위한 CABAC-기반의 블라인드 워터마킹 알고리즘

서영호,최현준,이창열,김동욱,Seo, Young-Ho,Choi, Hyun-Jun,Lee, Chang-Yeul,Kim, Dong-Wook 한국통신학회 2007 韓國通信學會論文誌 Vol.32 No.2C

본 논문에서는 동영상 압축 기술인 MPEG-4 Part 10 H.264/AVC의 main profile에서 사용되는 엔트로피 코더인 CABAC(Context-based Adaptive Binary Arithmetic Coder)을 이용하여 워터마크를 삽입하고 추출하는 방법을 제안한다. 제안한 알고리즘은 워터마크 삽입을 위한 블록과 계수는 CABAC의 주변 블록 및 주변 계수와의 관계에서 추출된 컨텍스트(context)를 기반으로 선정한다. 이렇게 선별된 계수는 그 절대값과 삽입할 워터마크에 따라 원 계수를 그대로 유지하거나 LSB(Least Significant Bit) 만을 치환하는 방법으로 워터마크를 삽입한다. 따라서 공격자가 워터마크 삽입위치를 판별하기 어렵고, DC계수에 인접 계수들에 워터마크를 삽입함으로써 그 강인성(Robustness)을 만족할 수 있다. 여러 종류 및 강도의 공격을 가한 후 워터마크를 추출했을 때 최대 에러율이 5% 정도로 높은 강인성을 보였다. 또한 제안한 알고리즘은 CABAC 엔트로피 코딩 과정에서 컨텍스트 추출과정 및 이진화과정 수행 중에 워터마크를 삽입하므로, 하드웨어 구현을 고려했을 시에 워터마크 삽입을 위한 위치선정 및 계수선정에 필요한 별도의 연산 과정이 매우 적은 것이 특징이다. 따라서 이 방법은 비디오를 획득한 후 곧바로 압축하여야 하는 응용분야에서 매우 유용하게 사용될 것이라 기대된다. This paper proposed a watermark embedding/extracting method using CABAC(Context-based Adaptive Binary Arithmetic Coding) which is the entropy encoder for the main profile of MPEG-4 Part 10 H.264/AVC. This algorithm selects the blocks and the coefficients in a block on the bases of the contexts extracted from the relationship to the adjacent blocks and coefficients. A watermark bit is embedded without any modification of coefficient or with replacing the LSB(Least Significant Bit) of the coefficient with a watermark bit by considering both the absolute value of the selected coefficient and the watermark bit. Therefore, it makes it hard for an attacker to find out the watermarked locations. By selecting a few coefficients near the DC coefficient according to the contexts, this algorithm satisfies the robustness requirement. From the results from experiments with various kinds and various strengths of attacks the maximum error ratio of the extracted watermark was 5.02% in maximum, which makes certain that the proposed algorithm has very high level of robustness. Because it embeds the watermark during the context modeling and binarization process of CABAC, the additional amount of calculation for locating and selecting the coefficients to embed watermark is very small. Consequently, it is highly expected that it is very useful in the application area that the video must be compressed right after acquisition.

TRS 중계기용 디지털기반 RF 제어 시스템의 구현

서영호,Seo, Young-Ho 한국정보통신학회 2007 한국정보통신학회논문지 Vol.11 No.7

본 논문에서는 유 무선 네트워 킹을 지원하는 TRS 중계기의 전체적인 RF 시스템들을 디지털 방식으로 제어 할 수 있는 고성능 병렬 제어 시스템을 구현하였다. 구현된 시스템은 순 역방향 LPA(Linear Power Amplifier), 순 역방향 LNA(Low Noise Amplifier), 채널카드, 직렬통신(RS-232), 유 무선 TCP/IP 통신의 제어를 담당하는 FPGA(Field Programmable Gate Array) 칩과 전체 시스템의 제어를 관장하는 마스터(Master) 마이크로프로세서, 순 역방향 스펙트럼 분석기(Spectrum Analyzer, SA)를 내장하여 현재 통신되고 있는 채널의 주파수 스펙트럼을 5KHz 단위의 해상도로 관찰할 수 있도록 하는 슬레이브 마이크로프로세서, 각각의 채널카드들을 개별적으로 감시하고 채널카드내의 주파수 합성기(Frequency Synthesizer)를 프로그래밍하기 위한 10개의 채널카드용 마이크로프로세서, 그리고 그 밖의 몇 가지 주변기기들과 회로들로 구성된다. 전체 시스템은 동작의 효율성과 병렬성을 비롯하여 구현의 적합성과 비용을 고려하여 H/W(Hardware) 및 S/W(Software) 부분으로 나누었고, H/W도 FPGA과 마이크로프로세서로 나누어서 최적화를 이루고자 노력하였다. In this paper, we implemented high-performance concurrent control system which manages whole RF systems with digital type and communicates with remote station on both wire and wireless networking. It consists of FPGA (Field Programmable Gate Array) part which controls forward/reverse LPA (Linear Power Amplifier), forward/reverse LNA (Low Noise Amplifier), channel cut wire/wireless TCP/IP, etc, master microprocessor (AVR), which manages the whole control system, Slave microprocessor which communicates SA (Spectrum Analyzer) and observes frequency spectrum of each channel with the resolution of 5KHz, 10 channel card microprocessor which independently observes each channel card and sets frequency synthesizer in channel cut and other peripherals and logics. The whole system is divided to two parts of H/W (hardware) and S/W (software) considering operational efficiency and concurrency, and implementation and cost. H/W consists of FPGA and microprocessor. We expected the optimized operation through H/W and SW co-design and hybrid H/W architecture.

실시간 영상압축과 복원시스템을 위한 DWT기반의 영상처리 프로세서의 VLSI 설계

서영호,김동욱,Seo, Young-Ho,Kim, Dong-Wook 한국통신학회 2004 韓國通信學會論文誌 Vol.29 No.1C

본 논문에서는 이차원 이산 웨이블릿 변환을 이용한 실시간 영상 압축 및 복원 프로세서의 구조를 제안하고 ASIC(Application specific integrated circuit) 라이브러리를 이용하여 최소의 하드웨어로 구현하였다. 구현된 하드웨어에서 데이터 패스부는 웨이블릿 변환과 역변환을 수행하는 DWT 커널(Kernel)부, 양자화기 및 역양자화기, 허프만 엔코더 및 디코더, 웨이블릿 역변환 시 계수의 덧셈을 수행하는 덧셈기 및 버퍼, 그리고 입출력을 위한 인터페이스와 버퍼로 구성하였다. 제어부는 프로그래밍 레지스터와 명령어를 디코딩하여 제어 신호를 생성하는 주 제어부, 그리고 상태를 외부로 알리는 상태 레지스터로 구성된다. 프로그래밍 조건에 따라서 영상을 압축할 때의 출력은 웨이블릿 계수, 양자화 계수 혹은 양자화 인덱스, 그리고 허프만 코드 중에서 선택하여 발생할 수 있고 영상을 복원할 때의 출력은 허프만 디코딩 결과, 복원된 양자화 계수 그리고 복원된 웨이블릿 계수 중에서 선택하여 발생할 수 있다. 프로그래밍 레지스터는 총 16개로 구성되어 있는데 각각이 한번의 수직 혹은 수평 방향의 웨이블릿 변환을 수행할 수 있고 각각의 레지스터들이 차례대로 동작하기 때문에 4 레벨의 웨이브릿 변환을 한번의 프로그래밍으로 수행가능하다. 구현된 하드웨어는 Hynix 0.35m CMOS 공정의 합성 라이브러리를 가지고 Synopsys 합성툴을 이용하여 게이트 레벨의 네트리스트(Netlist)를 추출하였고 이 네트리스트로부터 Vela 툴을 이용하여 타이밍정보를 추출하였다. 추출된 네트리스트와 타이밍정보(sdf 파일)를 입력으로 하여 NC-Verilog를 이용하여 타이밍 시뮬레이션을 수행하여 구현된 회로를 검증하였다. 또한 Apollo 툴을 이용하여 PNR(Place and route) 및 레이아웃을 수행하였다. 구현된 회로는 약 5만 게이트의 적은 하드웨어 자원을 가지고 최대 80MHz에서 동작 가능하였다. In this paper, we propose a VLSI structure of real-time image compression and reconstruction processor using 2-D discrete wavelet transform and implement into a hardware which use minimal hardware resource using ASIC library. In the implemented hardware, Data path part consists of the DWT kernel for the wavelet transform and inverse transform, quantizer/dequantizer, the huffman encoder/huffman decoder, the adder/buffer for the inverse wavelet transform, and the interface modules for input/output. Control part consists of the programming register, the controller which decodes the instructions and generates the control signals, and the status register for indicating the internal state into the external of circuit. According to the programming condition, the designed circuit has the various selective output formats which are wavelet coefficient, quantization coefficient or index, and Huffman code in image compression mode, and Huffman decoding result, reconstructed quantization coefficient, and reconstructed wavelet coefficient in image reconstructed mode. The programming register has 16 stages and one instruction can be used for a horizontal(or vertical) filtering in a level. Since each register automatically operated in the right order, 4-level discrete wavelet transform can be executed by a programming. We synthesized the designed circuit with synthesis library of Hynix 0.35um CMOS fabrication using the synthesis tool, Synopsys and extracted the gate-level netlist. From the netlist, timing information was extracted using Vela tool. We executed the timing simulation with the extracted netlist and timing information using NC-Verilog tool. Also PNR and layout process was executed using Apollo tool. The Implemented hardware has about 50,000 gate sizes and stably operates in 80MHz clock frequency.

무선인식을 위한 적응적 디지털 수신기의 FPGA 설계

서영호,김동욱,Seo Young-Ho,Kim Dong-Wook 한국정보통신학회 2005 한국정보통신학회논문지 Vol.9 No.4

본 논문에서는 무선환경을 이용하여 이동하는 객체의 확인 및 위치 추적을 위한 시스템에서 수신부측의 디지털부를 구현하고자 한다. 구현한 시스템의 경우에 UWB를 이용한 통신 시스템을 가정하였고, 전체적인 통신 방식은 직렬 통신(RS-232) 방식을 따른다. 디지털 수신기는 직렬 통신의 입출력을 담당하는 RS-232-type1/RS-232-type2, ID 검출을 위한 ID Detector, 그리고 ID Detector의 올바른 동작을 위해 입력을 버퍼링하는 PISO&Buffer 회로로 구성된다. 디지털 수신기는 UWB를 이용한 시스템의 응용 목적에 따라서 최소의 하드웨어 자원을 이용하면서 구현하고자 하였다. 따라서 다중 ID에 대해서 내부적인 반복 검출 방법으로 원래의 패턴과 상관성을 검사한다. 또한 기본 ID를 내장하고 있어 송신 신호에 대해서 즉각적인 검출이 가능하고, 다른 시스템과의 호환성을 고려하여 ID 패턴의 내용 및 길이를 프로그래밍하여 사용할 수 있다. 구현된 하드웨어는 Xilin의 XC2S100PQ208-5 칩에 사상하였고 727($30\%$)개의 셀을 이용하면서 해당 칩에서75MHz(13.341ns)의 clock frequency로 동작할 수 있었다. In this paper we propose and implement a digital part of a receiver system for identifying a moving object and its tracking position in wireless environment. We assumed UWB(Ultra Wide Band)-based communication system for target application and used serial communication method(RS-232). The proposed digital receiver consists of RS-232-type1/RS-232-type2 for input and output of serial communication, ID Detector for detecting IDs, and PISO&Buffer circuit to buffer input signals for appropriate operation of ID Detector. We implemented the digital receiver with minimal hardware(H/W) resource according to target application of UWB-based communication system. So it correlates input patterns with pre-stored patterns though repeated detecting method for multiple IDs. Since it has reference panerns in the Ve-stored form, it can detect various IDs instantly. Also we can program content and size of reference patterns considering compatibility with other systems .The implemented H/W was mapped into XC2S100PQ208-5 FPGA of Xilinx, occupied 727($30\%$) cells, and stably operated in the clock frequency of 75MHz(13.341ns).

파이프라인 기반 다중윈도방식의 비터비 디코더를 이용한 채널 코딩 시스템의 구현

서영호,김동욱,Seo Young-Ho,Kim Dong-Wook 한국정보통신학회 2005 한국정보통신학회논문지 Vol.9 No.3

본 논문에서는 시분할 방식을 확장하여 윈도를 통해 비터비 복호화 되는 단위를 다중으로 버퍼링하고 병렬적으로 처리하는 비터비 복호화기를 구현한다. 연속적으로 입력되는 신호를 복호화 길이의 배수로 버퍼링한 후 이를 고속의 비터비 복호화기 셀을 이용하여 병렬적으로 복호화를 수행한다. 비터비 복호화기 셀의 사용수에 비례하여 데이터 출력율을 얻을 수 있는데 입력 버퍼의 프로그래밍 및 수정에 따라서 이러한 동작을 만족시킬 수 있다. 구현된 비터비 복호화기 셀은 해밍 거리 계산을 위한 HD 블록, 각 상태의 계산을 위한 CM 블록, 비교를 위한 CS 블록, 그리고 trace-back을 위한 TB 블록 및 LIFO 등으로 구성된다. 비터비 복호화기 셀은 ALTERA의 APEX20KC EP20K600CB652-7 FPGA에서 $1\%(351;cell)$의 LAB(Logic a..ay block)를 사용하여 최대 139MHz에서 안정적으로 동작할 수 있었다. 또한 비터비 복호화기 셀과 입출력 버퍼링을 위한 회로를 포함한 전체 비터비 복호화기는 약 $23\%$의 자원을 사용하면서 최대 1Gbps의 데이터 출력율을 가질 수 있도록 설계하였다. In the paper, after we propose a viterbi decoder which has multiple buffering and parallel processing decoding scheme through expanding time-divided imput signal, and map a FPGA, we implement a channel coding system together with PC-based software. Continuous input signal is buffered as order of decoding length and is parallel decoded using a high speed cell for viterbi decoding. Output data rate increases linearly with the cell formed the viterbi decoder, and flexible operation can be satisfied by programming controller and modifying input buffer. The tell for viterbi decoder consists of HD block for calculating hamming distance, CM block for calculating value in each state, TB block for trace-back operation, and LIFO. The implemented cell of viterbi decoder used 351 LAB(Logic Arrary Block) and stably operated in maximum 139MHz in APEX20KC EP20K600CB652-7 FPGA of ALTERA. The whole viterbi decoder including viterbi decoding cells, input/output buffers, and a controller occupied the hardware resource of $23\%$ and has the output data rate of 1Gbps.

드뷔시 필터를 이용한 고속 프레넬릿 변환의 구현

서영호,이윤혁,김동욱,Seo, Young-Ho,Lee, Yoon-Hyuk,Kim, Dong-Wook 한국정보통신학회 2017 한국정보통신학회논문지 Vol.21 No.4

차세대 영상 시스템인 디지털 홀로그램을 서비스하기 위해서는 다양한 측면에서 신호처리 기술이 필요하다. 우리가 주로 사용하는 2차원 및 3차원 자연 영상을 처리하는데 있어서 가장 많이 사용되는 영상처리 도구는 변환이다. 디지털 홀로그램의 특성은 자연 영상과 매우 다른 특성을 갖기 때문에 2차원 영상에서 사용되던 변환 도구들을 디지털 홀로그램에 적용하는 것은 효율성이 매우 낮다. 이를 극복하기 위해 프레넬릿 변환이 제안되었는데 본 논문에서는 웨이블릿 기저함수에 유니터리 프레넬 변환을 적용하고 드뷔시 필터를 이용하여 프레넬릿 변환을 유도하였다. 또한 프레넬릿 변환을 디바이스 및 커널 코드를 이용하여 구현하여 동작 성능을 향상시키도록 하였다. 모든 해상도에 대해 한 화소당 소요되는 평균 시간을 기준으로 살펴보았을 때 디바이스 코드를 이용하여 병렬화 연산을 수행하면 (9,7)필터의 경우에는 평균 242배, (5,3)필터의 경우에는 평균 30배의 성능향상을 가져온다는 것을 확인하였다. Service of digital hologram that has been recognized as a visual system for next generation requires various signal processing technologies. A transform is the most frequently used tool among signal processing techniques for 2-dimensional(D) and 3-D natural picture. A digital hologram has totally different property with a natural picture, so it is rarely efficient to apply transform tools used in 2-D image processing to a digital hologram. To overcome this a Fresnelet transform for a digital hologram has been proposed. We derive a Fresnelet transform by using the Daubechie's filter after applying an unitary Fresnel transform to a wavelet basis function. We also implement the transform as types of device and kernel code to improve operational performance. In consideration of the average time that is required for a pixel we can have observed the performance is improved up to 242 and 30 times for using the (9,7) and (5,3) filters in case of using device code.

임의의 가상시점 홀로그램 서비스를 위한 중간시점 영상 및 디지털 홀로그램 생성

서영호,이윤혁,구자명,김동욱,Seo, Young-Ho,Lee, Yoon-Hyuk,Koo, Ja-Myung,Kim, Dong-Wook 한국정보통신학회 2013 한국정보통신학회논문지 Vol.17 No.1

This paper proposes an intermediate image generation method for the viewer's view point by tracking the viewer's face, which is converted to a digital hologram. Its purpose is to increase the viewing angle of a digital hologram, which is gathering higher and higher interest these days. The method assumes that the image information for the leftmost and the rightmost view points within the viewing angle to be controlled are given. It uses a stereo-matching method between the leftmost and the rightmost depth images to obtain the pseudo-disparity increment per depth value. With this increment, the positional informations from both the leftmost view point and the rightmost view point are generated, which are blended to get the information at the wanted intermediate viewpoint. The occurrable dis-occlusion region in this case is defined and a inpainting method is proposed. The results from implementing and experimenting this method showed that the average image qualities of the generated depth and RGB image were 33.83[dB] and 29.5[dB], respectively, and the average execution time was 250[ms] per frame. Also, we propose a prototype system to service digital hologram interactively to the viewer by using the proposed intermediate view generation method. It includes the operations of data acquisition for the leftmost and the rightmost viewpoints, camera calibration and image rectification, intermediate view image generation, computer-generated hologram (CGH) generation, and reconstruction of the hologram image. This system is implemented in the LabView(R) environments, in which CGH generation and hologram image reconstruction are implemented with GPGPUs, while others are implemented in software. The implemented system showed the execution speed to process about 5 frames per second. 본 논문은 최근 관심이 고조되고 있는 디지털 홀로그램의 시야각을 확보하기 위하여 시청자의 시점을 추적하여 그 시점에 해당하는 데이터를 생성하고, 이를 디지털 홀로그램으로 변환하는 방법을 제안한다. 이 방법은 제어하는 시야각의 맨 좌측과 맨 우측 시점에 대한 정보(깊이정보와 컬러 또는 명도정보)가 주어졌다고 가정한다. 이 방법은 주어진 좌, 우측의 깊이영상을 대상으로 스테레오 정합에 의해 단위 깊이 당 의사변위증분을 구하여 사용한다. 이를 이용하여 주어진 좌, 우측시점으로부터 원하는 가상시점의 정보를 생성하고, 그 결과의 두 영상을 결합하여 해당시점의 정보를 획득한다. 이 경우 발생하는 비폐색 영역을 정의하고 이를 채우는 방법을 제안한다. 이 방법을 구현하여 실험한 결과 생성한 중간 시점의 깊이영상과 RGB영상의 평균 화질은 각각 33.83[dB]과 29.5[dB]이었으며, 평균 수행속도는 프레임 당 250[ms]이었다. 또한 이 방법을 이용하여 시청자와 인터랙티브하게 디지털 홀로그램을 서비스하는 시스템의 프로토타입을 제안한다. 이 시스템에는 좌, 우 시점의 영상정보를 획득, 카메라 캘리브래이션과 영상보정, 중간시점 영상생성, 컴퓨터-생성홀로그램(computer-generated hologram, CGH) 생성 및 홀로그램 영상복원기능을 포함한다. 이 시스템은 LabView(R) 환경에서 구현되며, CGH생성과 홀로그램 영상 복원은 GPGPU로, 나머지는 소프트웨어로 구현한다. 구현결과 평균 수행 속도는 초당 약 5 프레임을 처리할 수 있는 속도이었다.

발열(發熱)환자에 대한 보중익기탕(補中益氣湯) 치험(治驗) 2례

서영호,전귀옥,권은희,문정환,최해윤,김종대,송광규,Seo, Young-Ho,Jeon, Kwi-Ok,Kwon, Eun-Hee,Moon, Jung-Hwan,Choi, Hae-Yun,Kim, Jong-Dae,Song, Kwang-Kyu 대한한방내과학회 2004 大韓韓方內科學會誌 Vol.25 No.4

Fever is a rise in body temperature from any of a variety of causes. One might even feel a fever when body temperature is normal. An imbalance of Yin and Yang due to exogenous pathogenic factors or internal damage is usually considered the cause of fever in Oriental Medicine. Fever from deficiency of Qi is one of the major components of the theory of fever due to internal damage. Clinically, such cases are usually encountered along with wasting diseases and fever does not run high. The compliment of Qi is usually considered the appropriate treatment in these cases. Oriental Medical treatment was performed using herbal medicine after the cause of fever was diagnosed as deficiency of Qi. The herb medicine used in these cases was mainly Bojoongikki-tang(補中益氣湯). Through those treatments good results were seen. More clinical case reports are needed.

양자화기의 편의이동에 의한 적응적인 블라인드 워터마킹 기술

서영호,최현준,최순영,이창열,김동욱,Seo Young-Ho,Choi Hyun-Joon,Choi Soon-Young,Lee Chang-Yeul,Kim Dong-Wook 대한전자공학회 2005 電子工學會論文誌-SP (Signal processing) Vol.42 No.2

본 논문에서는 영상압축 표준 방식인 PEG과 JPEG2000등에서 사용하는 양자화 방식인 스칼라(Scalar) 양자화기의 특성을 이용한 블라인드 워터마킹 알고리즘을 제안하였다. 제안된 알고리즘은 손실 압축 기술인 양자화로 인한 워터마크의 손실을 막기 위해 워터마크에 따라 양자화 인덱스를 선택하는 방법을 사용하였다. 따라서 워터마크 삽입을 위한 별도의 과정 없이 양자화 과정 중에 워터마크가 삽입되고 적용 분야에 따른 양자화기의 특성을 이용하므로 영상에 적응적이다. 알고리즘의 안정성을 높이기 위하여 LFSR(Linear feedback shift register)을 사용하여 워터마크를 재배열하였으며, 워터마크의 삽입 과정에서도 LFSR을 사용하여 삽입위치를 은닉하였다. 따라서 추출 시에 양자화 인덱스와 양자화기의 정보에 의해 원 영상 없이 워터마크의 추출이 가능하며, LFSR의 초기치를 아는 소유자만이 추출 및 판독이 가능하다. 삽입되는 워터마크는 시각적으로 인지할 수 있는 특정 로고 형태의 2진 영상을 사용하였다. 본 논문에서 제안한 기법은 JPEG과 PEG2000에 적용하여 워터마킹의 요구조건인 강인성(Robustness)과 비인지성(Imperceptibility)을 실험하였으며, 각 공격에 대하여 최대 $5.7\%$정도의 오차율(Error ratio)을 얻었다. 또한 기존의 방법과 비교한 실험에서도 PEG과 JPEG2000의 각 공격에 대해 약 4-5배정도의 우수한 오차 특성을 보여주고 있다. In this paper, we proposed a blind watermarking algerian to use characteristics of a scalar quantizer which is the recommended in the JPEG2000 and JPEG. The proposed algorithm shifts a quantization index according to the value of each watermark bit to prevent losing the watermark information during the compression by quantization. Therefore, the watermark is embedded during the process of quantization, not an additional process for watermarking, and is adaptively applied as a assigned quantizer according application areas. Before embedding process, a LFSR(Linear feedback shift register) rearranged the watermark for the security of the watermark itself and in the embedding process, a LFSR is used to hide the watermarking positions. Therefore the embedded watermark can he extracted by only the owner who knows the initial value of LFSR without the original image. The visual recognizable pattern such as a binary image was used as the watermark. The experimental results showed that the proposed algerian satisfies the robustness and imperceptibility corresponding to the major requirement of watermarking. The results showed the largest error rate to be $5.7\%$ for attack. The experimental result which compares the proposed algorithm with the Mohamed algorithm showed that the proposed algorithm was better than it, exactly $4\~5$ times for the attacks of JPEG and JPEG2000.