http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 권원옥 (검색결과 29 건)
- 무료
- 기관 내 무료
- 유료
-
Gen-Z memory pool system implementation and performance measurement
권원옥,석성우,박찬호,오명훈,홍석빈 한국전자통신연구원 2022 ETRI Journal Vol.44 No.3
The Gen-Z protocol is a memory semantic protocol between the memory and CPU used in computer architectures with large memory pools. This study presents the implementation of the Gen-Z hardware system configured using Gen-Z specification 1.0 and reports its performance. A hardware prototype of a DDR4 Gen-Z memory pool with an optimized character, a block device driver, and a file system for the Gen-Z hardware was designed. The Gen-Z IP was targeted to the FPGA, and a 512 GB Gen-Z memory pool was configured on an 86 server. In the experiments, the latency and throughput of the Gen-Z memory were measured and compared with those of the local memory, SATA SSD, and NVMe using character or block device interfaces. The Gen-Z hardware exhibited superior throughput and latency performance compared with SATA SSD and NVMe at block sizes under 4 kB. The MySQL and File IO benchmark of Gen-Z showed good write performance in all block sizes and threads. Besides, it showed low latency in RocksDB’s fillseq dbbench using the ext4 direct access filesystem.
-
권원옥,김성운,Gwon, Won-Ok,Kim, Seong-Un 한국전자통신연구원 2007 전자통신동향분석 Vol.22 No.4
PCI Express는 고속 차동신호를 사용한 점대점(point-to-point) 프로토콜로 신호무결성(signal-integrity) 측정을 위해 기존의 병렬버스신호와 다른 파라미터(parameter)들이 사용되고 있다. PCI Express 시스템에서 중요한 전기 파라미터는 loss와 jitter이며 eye diagram을 통해서 분석이 가능하다. 본 고는 PCI Express 송수신 버퍼의 전기 규격과 애드인카드(add-in card) 시스템의 전기적 여유(budgets)의 의미와 분석을 다룬다. 또한 실제적인 PCI Express 시스템에서 전기 파라미터들을 측정하고 분석, 디버깅의 방법을 다룬다.
-
Altera 임베디드 기가비트 트랜시버(GXB) 테스트
권원옥,박경,김명준,Kwon, W.O.,Park, K.,Kim, M.J. 한국전자통신연구원 2004 전자통신동향분석 Vol.19 No.2
시스템 연결에 사용되는 프로토콜이 고속, 직렬화 됨에 따라 CDR이 내장된 SERDES 칩의 사용이 늘어나고 있다. 이에 Xilinx 나 Altera 사 등 FPGA 업체들이 SERDES를 FPGA 내장시킨 제품을 출시하기 시작하였다. 이러한 SERDES 임베디드 FPGA는 PCB 설계의 단순화와 신호무결성의 큰 이점이 있다. 본 고에서는 Altera 사의 SERDES 임베디드 FPGA, Stratix-GX 디바이스의 기가비트 트랜시버 ALTGXB 블록의 테스트에 관해 살펴본다.
-
권원옥,김성운,김명준,Kwon, W.O.,Kim, S.W.,Kim, M.J. 한국전자통신연구원 2005 전자통신동향분석 Vol.20 No.3
고속직렬프로토콜의 출현으로 기존의 병렬 인터페이스에서 중요하게 사용되던 파라미터들의 의미가 변화되고 있다. 특히 ‘1’, ‘0’의 디지털 신호가 고속의 차동신호로 전송되면서 신호 무결성의 파라미터로 지터(jitter)가 중요한 의미를 가지게 되었다. 본 고는 지터의 발생과 분석, 테스트 등 전분야를 다루고 있다. 지터를 분석하기 위한 방법으로 Eye Diagram, Bathtub 곡선, TIE 히스토그램 등을 다루며 이러한 방법을 사용하여 지터를 각각의 특성별로 분리한다. 그리고 지터를 테스트 장비와 각각의 특징을 살펴본 후 PCI Express 트랜시버 지터 테스트의 실례를 통하여 지터 테스트 방법과 분석을 보여준다.
-
권원옥,박경,권혁제,윤석한,Kwon, Won-Ok,Park, Kyoung,Kwon, Hyuk-Je,Yoon, Suk-Han 대한전자공학회 2004 電子工學會論文誌-CI (Computer and Information) Vol.41 No.4
In this paper, a design and measurement method for FPGA embedded gigabit-transceiver is presented. Altera's Stratix GX device which is general purpose transceiver called GXB was used for implementing PCI Express transceiver. PCI Express is the generation high performance serial I/O bus used to interconnect peripheral devices. After GXB was set follow by PCI Express specifications, the design has been verified by timing simulation and implemented as hardware. We tested it as follow. First GXB internal digital and analog block test second GXB transmitter signal integrity test called Eye mask test, third GXB high-speed serial I/O buffer and on-chip termination test and the last GXB protocol test. This paper shows all the design and measurement procedure about FPGA embedded gigabit-transceiver. 본 논문은 FPGA 임베디드 기가비트 트랜시버의 테스트에 관한 방법과 측정 결과를 다룬다. 실험에 사용한 디바이스는 Altera 사의 Stratix GX 디바이스로 범용 고속 프로토콜을 지원하는 트랜시버(GXB)이다. 본 논문은 차세대 IO 버스로 대두되는 PCI Express 직렬 프로토콜을 GXB에 구현하였다. PCI Express 규격에 맞게 생성된 GXB 모듈은 타이밍 시뮬레이션을 거쳐 하드웨어 구현과 테스트를 수행하였다. 트랜시버 테스트 방법으로 GXB 내부 블록 테스트, GXB 신호 무결성 테스트, GXB 입출력 버퍼 및 온칩 터미네이션 테스트, GXB 프로토콜 테스트의 네 가지 검증 절차를 거쳤다. 본 논문을 통해 FPGA 임베디드 트랜시버의 설계방법과 테스트 절차, 측정 결과를 제시한다.
-
권원옥,김성운,Kwon, W.O.,Kim, S.W. 한국전자통신연구원 2009 전자통신동향분석 Vol.24 No.4
기존의 AC 전력전달 기반의 데이터센터를 고효율의 DC 데이터센터로 변경에 관한 연구가 활발히 진행중이다. 그 중 랙 준위 DC 전원공급장치는 기존 데이터센터의 전력구조 변화 없이 랙 레벨에서 DC 전원을 서버에 공급하는 방식으로 기존 AC 데이터센터에 적용 가능한 최적의 기술이다. 본 논문은 ETRI가 개발한 데이터센터의 랙 준위 DC 전원공급장치 특징에 관한 내용을 담고 있다. 본 장치는 부하에 따라 효율을 최적으로 제어하는 지능적 제어 기법을 사용하며, 랙 준위 N+ 1 전력 이중화로 높은 안정성을 제공하고 있다. 또한 랙 준위 전력 및 랙 주위 온/습도정보의 실시간 웹 모니터링 기능을 제공하고 있다.
-
권원옥,김학영,김영우,최용석,정영우,정병권,오명훈,박찬호,권혁제,Kwon, W.O.,Kim, H.Y.,Kim, Y.U.,Choi, Y.S.,Jung, Y.U.,Jung, B.K.,Oh, M.H.,Park, C.H.,Kwon, H.J. 한국전자통신연구원 2014 전자통신동향분석 Vol.29 No.4
마이크로프로세서 기술의 발전으로 멀티코어 저전력 x86 및 ARM CPU 기반의 마이크로서버가 출현하였다. 초기 마이크로서버는 기존 서버보다 작은 크기에 단순 집적도를 높인 구조에서 내 외부 스위치와 스토리지, 관리, 내부 연결망까지 기존의 랙 시스템을 대체 할 마이크로서버가 시장에 출시되고 있다. 특히 마이크로서버 시장에 ARM 프로세서의 가세로 x86 프로세서와 치열한 경쟁이 예상되고 있다. 본고를 통하여 마이크로서버의 특징과 시장, 제품 등에 관해서 살펴보도록 한다.
-
권원옥,윤석한,박경,권혁제 대한전자공학회 2004 電子工學會論文誌-CI (Computer and Information) Vol.41 No.04
In this paper, a design and measurement method for FPGA embedded gigabit-transceiver is presented. Altera's Stratix GX device which is general purpose transceiver called GXB was used for implementing PCI Express transceiver. PCI Express is the generation high performance serial I/O bus used to interconnect peripheral devices. After GXB was set follow by PCI Express specifications, the design has been verified by timing simulation and implemented as hardware. We tested it as follow. First GXB internal digital and analog block test, second GXB transmitter signal integrity test called Eye mask test, third GXB high-speed serial I/O buffer and on-chip termination test and the last GXB protocol test. This paper shows all the design and measurement procedure about FPGA embedded gigabit-transceiver. 본 논문은 FPGA 임베디드 기가비트 트랜시버의 테스트에 관한 방법과 측정 결과를 다룬다. 실험에 사용한 디바이스는 Altera 사의 Stratix GX 디바이스로 범용 고속 프로토콜을 지원하는 트랜시버(GXB)이다. 본 논문은 차세대 IO 버스로 대두되는 PCI Express 직렬 프로토콜을 GXB에 구현하였다. PCI Express 규격에 맞게 생성된 GXB 모듈은 타이밍 시뮬레이션을 거쳐 하드웨어 구현과 테스트를 수행하였다. 트랜시버 테스트 방법으로 GXB 내부 블록 테스트, GXB 신호 무결성 테스트, GXB 입출력 버퍼 및 온칩 터미네이션 테스트, GXB 프로토콜 테스트의 네 가지 검증 절차를 거쳤다. 본 논문을 통해 FPGA 임베디드 트랜시버의 설계방법과 테스트 절차, 측정 결과를 제시한다.
-
-
고속신호 무결성 분석을 통한 PCI Express Gen3 시스템 설계
권원옥(Wonok Kwon),김영우(Youngwoo Kim) 대한전자공학회 2015 전자공학회논문지 Vol.52 No.4
PCI Express는 고속 차동신호를 사용한 점대점(point-to-point) 프로토콜로 시스템 설계 시 Eye Diagram을 통한 신호의 손실(Loss)과 지터(Jitter) 분석이 필요하다. 특히 PCI Express Gen3 물리 신호는 8Gbps의 고속 직렬신호로 고속신호분석에 의한 시스템 설계가 반드시 요구된다. 본 논문은 PCI Express Gen3 서버 연결망 스위치카드 시스템 제작을 통하여 고속 직렬신호의 토폴로지 추출, 채널분석, 채널의 S-파라미터 추출 및 송수신 버퍼를 포함한 시스템의 신호분석 시뮬레이션을 다룬다. 채널의 손실을 보안하기 위해 수신단 Eye diagram 분석을 통하여 송신 버퍼의 이퀄라이저 파라미터를 조정하여 송신단 최적의 De-emphasis와 Preshoot 파라미터 값을 시뮬레이션을 통하여 찾고 있다. PCI Express is high-speed point-to-point serial protocol, the system is designed by analysing loss and jitter through Eye Diagram. It is necessarily analyzing high speed serial signals when the PCI Express Gen3 which has 8Gbps physical signal speed is designed especially. This paper deals with topology extraction, channel analysis, extraction of s-parameters and system signal integrity simulation within transceiver buffer models through PCI Express Gen3 server connecting switch system design. Optimal parameters of transmitter buffer equalizer are found through solution space simulation of de-emphasis and preshoot parameters to compensate channel loss.
ScienceON
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
