http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 서일웅(Il Woong Suh) (검색결과 9 건)
- 무료
- 기관 내 무료
- 유료
-
서일웅,정훈선,이영호,김영훈,좌성훈,Suh, Il-Woong,Jung, Hoon-Sun,Lee, Young-Ho,Kim, Young-Hun,Choa, Sung-Hoon 한국마이크로전자및패키징학회 2014 마이크로전자 및 패키징학회지 Vol.21 No.3
Power electronics modules are semiconductor components that are widely used in airplanes, trains, automobiles, and energy generation and conversion facilities. In particular, insulated gate bipolar transistors(IGBT) have been widely utilized in high power and fast switching applications for power management including power supplies, uninterruptible power systems, and AC/DC converters. In these days, IGBT are the predominant power semiconductors for high current applications in electrical and hybrid vehicles application. In these application environments, the physical conditions are often severe with strong electric currents, high voltage, high temperature, high humidity, and vibrations. Therefore, IGBT module packages involves a number of challenges for the design engineer in terms of reliability. Thermal and thermal-mechanical management are critical for power electronics modules. The failure mechanisms that limit the number of power cycles are caused by the coefficient of thermal expansion mismatch between the materials used in the IGBT modules. All interfaces in the module could be locations for potential failures. Therefore, a proper thermal design where the temperature does not exceed an allowable limit of the devices has been a key factor in developing IGBT modules. In this paper, we discussed the effects of various package materials on heat dissipation and thermal management, as well as recent technology of the new package materials.
-
TSV 인터포저 기술을 이용한 3D 패키지의 방열 해석
서일웅,이미경,김주현,좌성훈,Suh, Il-Woong,Lee, Mi-Kyoung,Kim, Ju-Hyun,Choa, Sung-Hoon 한국마이크로전자및패키징학회 2014 마이크로전자 및 패키징학회지 Vol.21 No.2
In 3-dimensional (3D) integrated package, thermal management is one of the critical issues due to the high heat flux generated by stacked multi-functional chips in miniature packages. In this study, we used numerical simulation method to analyze the thermal behaviors, and investigated the thermal issues of 3D package using TSV (through-silicon-via) technology for mobile application. The 3D integrated package consists of up to 8 TSV memory chips and one logic chip with a interposer which has regularly embedded TSVs. Thermal performances and characteristics of glass and silicon interposers were compared. Thermal characteristics of logic and memory chips are also investigated. The effects of numbers of the stacked chip, size of the interposer and TSV via on the thermal behavior of 3D package were investigated. Numerical analysis of the junction temperature, thermal resistance, and heat flux for 3D TSV package was performed under normal operating and high performance operation conditions, respectively. Based on the simulation results, we proposed an effective integration scheme of the memory and logic chips to minimize the temperature rise of the package. The results will be useful of design optimization and provide a thermal design guideline for reliable and high performance 3D TSV package. 3차원 적층 패키지(3D integrated package) 에서 초소형 패키지 내에 적층되어 있는 칩들의 발열로 인한 열 신뢰성 문제는 3차원 적층 패키지의 핵심 이슈가 되고 있다. 본 연구에서는 TSV(through-silicon-via) 기술을 이용한 3차원 적층 패키지의 열 특성을 분석하기 위하여 수치해석을 이용한 방열 해석을 수행하였다. 특히 모바일 기기에 적용하기 위한 3D TSV 패키지의 열 특성에 대해서 연구하였다. 본 연구에서 사용된 3차원 패키지는 최대 8 개의 메모리 칩과 한 개의 로직 칩으로 적층되어 있으며, 구리 TSV 비아가 내장된 인터포저(interposer)를 사용하여 기판과 연결되어 있다. 실리콘 및 유리 소재의 인터포저의 열 특성을 각각 비교 분석하였다. 또한 본 연구에서는 TSV 인터포저를 사용한 3D 패키지에 대해서 메모리 칩과 로직 칩을 사용하여 적층한 경우에 대해서 방열 특성을 수치 해석적으로 연구하였다. 적층된 칩의 개수, 인터포저의 크기 및 TSV의 크기가 방열에 미치는 영향에 대해서도 분석하였다. 이러한 결과를 바탕으로 메모리 칩과 로직 칩의 위치 및 배열 형태에 따른 방열의 효과를 분석하였으며, 열을 최소화하기 위한 메모리 칩과 로직 칩의 최적의 적층 방법을 제시하였다. 궁극적으로 3D TSV 패키지 기술을 모바일 기기에 적용하였을 때의 열 특성 및 이슈를 분석하였다. 본 연구 결과는 방열을 고려한 3D TSV 패키지의 최적 설계에 활용될 것으로 판단되며, 이를 통하여 패키지의 방열 설계 가이드라인을 제시하고자 하였다.
-
전동차 추진제어용 IGBT 모듈 패키지의 방열 수치해석
서일웅(Il Woong Suh),이영호(Young-ho Lee),김영훈(Young-hoon Kim),좌성훈(Sung-Hoon Choa) 대한기계학회 2015 大韓機械學會論文集A Vol.39 No.10
Insulated gate bipolar transistor (IGBT) 소자는 전동차, 항공기 및 전기 자동차에 가장 많이 사용되는 고전압, 고전력용 전력 반도체이다. 그러나 IGBT 전력소자는 동작 시 발열 온도가 매우 높고, 이로 인해, IGBT 소자의 신뢰성 및 성능에 큰 영향을 미치고 있다. 따라서 발열 문제를 해결하기 위한 IGBT 모듈패키지의 방열 설계는 매우 핵심적인 기술이며, 특히, 소자가 동작 한계 온도에 올라가지 않도록 방열설계를 적절히 수행하여야 한다. 본 논문에서는 전동차에 사용되는 1200 A, 3.3 kV 급 IGBT 모듈 패키지의 열 특성에 대해 수치해석을 이용하여 분석하였다. IGBT 모듈 패키지에 사용되는 다양한 재료 및 소재의 두께에 대한 영향을 분석하였으며, 실험계획법을 이용한 최적화 설계를 수행하였다. 이를 통하여 열 저항을 최소화하기 위한 최적의 방열 설계 가이드 라인을 제시하고자 하였다. Insulated-gate bipolar transistors (IGBTs) are the predominantly used power semiconductors for highcurrent applications, and are used in trains, airplanes, electrical, and hybrid vehicles. IGBT power modules generate a considerable amount of heat from the dissipation of electric power. This heat generation causes several reliability problems and deteriorates the performances of the IGBT devices. Therefore, thermal management is critical for IGBT modules. In particular, realizing a proper thermal design for which the device temperature does not exceed a specified limit has been a key factor in developing IGBT modules. In this study, we investigate the thermal behavior of the 1200 A, 3.3 kV IGBT module package using finite-element numerical simulation. In order to minimize the temperature of IGBT devices, we analyze the effects of various packaging materials and different thickness values on the thermal characteristics of IGBT modules, and we also perform a design-of-experiment (DOE) optimization.
-
-
-
고온 신뢰성 시험에서 발생된 플렉서블 OLED의 휨 변형
이미경,서일웅,정훈선,이정훈,좌성훈,Lee, Mi-Kyoung,Suh, Il-Woong,Jung, Hoon-Sun,Lee, Jung-Hoon,Choa, Sung-Hoon 한국마이크로전자및패키징학회 2016 마이크로전자 및 패키징학회지 Vol.23 No.1
플렉서블 OLED는 매우 다양한 유기(organic) 및 무기 물질로 이루어져 있으며, 각 층을 증착하는 과정에 의하여 고온에 의한 휨(warpage)이 발생한다. 휨으로 인하여 발생한 굽힘 변형은 후속 공정에 많은 영향을 미치며, 궁극적으로 생산 수율 및 신뢰성을 저하시킨다. 본 연구에서는 플렉서블 OLED 소자의 고온 환경신뢰성 시험 및 공정 단계에서 발생하는 휨 변형을 수치해석을 이용하여 예측하였으며 실험 결과와 비교하였다. 이를 통하여 휨에 가장 큰 영향을 미치는 재료를 파악하고, 궁극적으로 휨을 최소화 함으로써 플렉서블 OLED의 신뢰성을 향상시키고자 하였다. 휨의 측정 및 수치해석 결과, 편광 필름과 베리어 필름이 휨에 많은 영향을 줌을 알 수 있었으며, OCA가 휨에 미치는 영향은 미미하였다. 플렉서블 OLED의 휨에 가장 큰 영향을 주는 소재는 plastic cover이였으며, 휨을 최소화하기 위한 plastic cover 소재의 최적 물성을 실험계획법으로 계산한 결과, 탄성 계수는 4.2 GPa, 열팽창계수는 $20ppm/^{\circ}C$ 일 경우 플렉서블 OLED의 휨은 1 mm 이하가 됨을 알 수 있었다. Flexible organic light-emitting diode (OLED) devices consist of multi-stacked thin films or layers comprising organic and inorganic materials. Due to thermal coefficient mismatch of the multi-layer films, warpage of the flexible OLED is generated during high temperature process of each layer. This warpage will create the critical issues for next production process, consequently lowering the production yield and reliability of the flexible OLED. In this study, we investigate the warpage behavior of the flexible OLED for each bonding process step of the multi-layer films using the experimental and numerical analysis. It is found that the polarizer film and barrier film show significant impact on warpage of flexible OLED, while the impact of the OCA film on warpage is negligible. The material that has the most dominant impact on the warpage is a plastic cover. In order to minimize the warpage of the flexible OLED, we estimate the optimal material properties of the plastic cover using design of experiment. It is found that the warpage of the flexible OLED is reduced to less than 1 mm using a cover plastic of optimized properties which are the elastic modulus of 4.2 GPa and thermal expansion coefficient of $20ppm/^{\circ}C$.
-
-
상압 플라즈마를 이용한 고속 실리콘 웨이퍼 직접접합 공정
차용원,박상수,신호준,김용택,이정훈,서일웅,좌성훈,Cha, Yong-Won,Park, Sang-Su,Shin, Ho-Jun,Kim, Yong Taek,Lee, Jung Hoon,Suh, Il Woong,Choa, Sung-Hoon 한국마이크로전자및패키징학회 2015 마이크로전자 및 패키징학회지 Vol.22 No.3
본 연구에서는 실리콘 웨이퍼의 고속 직접접합 공정을 위하여 상압 플라즈마와 함께 에어로젤 형태의 초순수 분사를 이용하여 표면처리 활성화 및 결함이 없는 실리콘 직접접합 공정을 개발하였다. 플라즈마 공정의 다양한 인자, 즉 $N_2$ 가스의 유량, CDA(clean dry air)의 유량, 플라즈마 헤드와 기판 간의 간격, 플라즈마의 인가전압이 플라즈마 활성화, 즉 친수화 처리에 미치는 영향을 접촉각 측정을 통하여 관찰하였다. 또한 열처리 온도 및 열처리 시간이 접합 강도에 미치는 영향을 연구하였으며, 접합 강도의 측정은 crack opening 방법을 이용하였다. 접합 강도가 제일 높은 최적의 열처리 조건은 $400^{\circ}C$의 열처리 온도 및 2 시간의 열처리 시간이었다. 플라즈마 스캔 속도 및 스캔 횟수를 실험계획법을 이용하여 최적화한 결과, 스캔 속도는 30 mm/sec, 스캔 횟수는 4 회에서 최적의 접합 강도를 나타내고 있었다. 열처리 조건과 플라즈마 활성화 조건을 최적화 한 후 직접접합을 하여 적외선투과현미경 등을 이용하여 관찰한 결과, 접합된 웨이퍼에서 접합 공정으로 인한 공극이나 결함은 관찰되지 않았다. 접합된 웨이퍼의 접합 강도는 평균 $2.3J/m^2$의 접합 강도를 나타내고 있었다. In order to achieve a high speed and high quality silicon wafer bonding, the room-temperature direct bonding using atmospheric pressure plasma and sprayed water vapor was developed. Effects of different plasma fabrication parameters, such as flow rate of $N_2$ gas, flow rate of CDA (clear dry air), gap between the plasma head and wafer surface, and plasma applied voltage, on plasma activation were investigated using the measurements of the contact angle. Influences of the annealing temperature and the annealing time on bonding strength were also investigated. The bonding strength of the bonded wafers was measured using a crack opening method. The optimized condition for the highest bonding strength was an annealing temperature of $400^{\circ}C$ and an annealing time of 2 hours. For the plasma activation conditions, the highest bonding strength was achieved at the plasma scan speed of 30 mm/sec and the number of plasma treatment of 4 times. After optimization of the plasma activation conditions and annealing conditions, the direct bonding of the silicon wafers was performed. The infrared transmission image and the cross sectional image of bonded interface indicated that there is no void and defects on the bonded wafers. The bonded wafer exhibited a bonding strength of average $2.3J/m^2$.
-
ScienceON
스콜라연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
