소형 터보펌프에 대한 실험적 평가와 성능해석

김수원(Soo-Won Kim),박무룡(Moo-Ryong Park),황순찬(Soon-Chan Hwang),오형우(Hyoung-Woo Oh),윤의수(Eui-Soo Yoon) 한국유체기계학회 2002 유체기계 연구개발 발표회 논문집 Vol.- No.-

A mini turbo-pump having 44 ㎜ diameter impeller for hydraulic power control have been tested to evaluate hydraulic performance and losses. The characteristics of the losses such as mechanical, friction, balancing rib losses were investigated. The investigation revealed that the friction loss is relatively large but the balancing rib loss small. It was found that the hydraulic efficiency of the pump at design point is very low(27%) due to low specific speed and large friction losses. A computational fluid dynamics(CFD) method also has been utilized for performance prediction of the mini turbo-pump to compare the computed results with the test data.

아연도금용 친환경 3가 크로메이트 표면처리기술(초청 총설 논문)

김수원 ( Soo Won Kim ),이철태 ( Chul Tae Lee ) 한국공업화학회 2006 공업화학 Vol.17 No.5

산소투과경성 콘택트렌즈 처음 착용자에서의 착용실태

김수원(Soo Won Kim),김만수(Man Soo Kim) 대한안과학회 1998 대한안과학회지 Vol.39 No.9

카내비게이션 대중화에 따른 대쉬보드 디자인 트랜드 연구

김수원 ( Soo Won Kim ),정병로 ( Byung Ro Chung ) 한국기초조형학회 2010 기초조형학연구 Vol.11 No.1

소(牛) 망막색소상피 세포배양에 의한 국소현태 및 증식율의 비교

김수원(Soo Won Kim),임혜빈(Hye Bin Yim),허원(Warne Huh) 대한안과학회 1998 대한안과학회지 Vol.39 No.11

스위치-매트릭스 구조의 고해상도 델타-시그마 D/A변환기용 준 디지털 FIR 재생필터

송윤섭,김수원,Song, Yun-Seob,Kim, Soo-Won 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.7

본 논문에서는 작은 면적을 갖는 저전력 스위치-매트릭스 구조의 델타-시그마 D/A 변환기용 준 디지털 FIR 재생필터를 제안하였다. 제안된 재생필터는 계수를 7 비트로 양자화하고 각 비트 값에 대응하는 전류를 생성하는 7 개의 전류원을 사용하는 구조로 205 개의 탭을 가지며 1419 개의 스위칭 트랜지스터로 구현되었다. 제안된 필터는 0.25 um CMOS공정을 이용하여 설계되었으며 전체 칩 면적은 1.5 mm$^{2}$으로 2.5 V에서 3.8 mW의 소비 전력을 갖는다. 모의실험 결과 104 dB의 다이나믹 레인지와 -84 dB의 대역 밖의 노이즈 허용값을 나타내어 고해상도 오디오용 DAC에 적합하다. An area efficient, low power switch-matrix semidigital FIR reconstruction filter for delta-sigma D/A converter is proposed. Filter coefficients are quantified to 7-bit and 7 current sources that correspond to each coefficient bit are used. The proposed semidigital FIR reconstruction filter is designed in a 0.25 um CMOS process and incorporates 1.5 mm$^{2}$ of active area and a power consumption is 3.8 mW at 2.5 V supply. The number of switching transistors is 1419 at 205 filter order. Simulation results show that the filter output has a dynamic range of 104 dB and 84 dB attenuation of out-of-band quantization noise.

광디스크 디지털 서보의 저전력 구현 아키텍쳐

허준호,김수원,Huh, Jun-Ho,Kim, Soo-Won 대한전자공학회 2001 電子工學會論文誌-SC (System and control) Vol.38 No.2

광디스크 재생기에서 사용되는 디지털 서보는 주변 블록과의 집적화가 유리하고, 온도변화에 따른 열화가 적으며, 각종 픽업에 대한 유연한 대응이 가능한 장점 때문에 이용도가 점점 높아지고 있는 추세이다.[6] 그러나 디지털 시그널 프로세서를 내장한 디지털 서보는 전력 소비량이 매우 큰 단점을 가지고 있다. 본 논문에서는 광디스크 재생기의 특성 상 초기화 시간에 대부분의 기능이 몰려 있으므로 DSP의 사이클 수는 많이 차지 하나, 실제로 전력 소비에 주된 영향을 끼치는 시간은 초기화 시간이 아닌 재생 모드 시간 임에 착안하여 디지털 서보의 소비 전류를 획기적으로 줄일 수 있는 방안을 제시하였다. 재생 모드에서의 필터 처리 사이클 수를 최대한 줄일 수 있도록 아키텍쳐를 변환함과 동시에 디지털 서보의 재생 모드를 병렬 처리함으로써, 전체 시스템의 소비 전력을 크게 줄이는 효과를 얻을 수 있도록 하였다. 즉, 광디스크 재생기의 디지털 서보에 포함되는 DSP 코아의 리소스 공유를 통해DSP의 동작 속도와 부하를 크게 줄임으로써 소비 전류를 획기적으로 줄이는 효과를 얻어낸 것이다. 이러한 개념은 DSP-코아 뿐만 아니라, ROM, RAM에도 모두 적용되어 기존 아키텍쳐의 디지털 서보에 비해 소비 전류를 83% 가까이 줄일 수 있는 효과를 얻을 수 있었다. Digital servo implementation in optical servo chip has been spotlighted since it is easy to integrate with other blocks and it has less sensitive characteristics change in terms of temperature variation and better flexibility to the system variation like pick-up. Therefore, Optical disc players adopted digital servo are increasing in market. However, one drawback of digital signal processor embedded digital servo is power consumption that is one of the most important factors of portable optical disc player system. For that reason, this paper introduces new architecture to reduce power consumption of digital servo by means of reducing DSP load but increasing minimum hardware size. The main idea of reducing power consumption of digital servo greatly is utilizing CDP characteristics as most operations are done and used up most operating steps of DSP at the initial time, but most power consumption is occurred in play mode. Therefore, if operating steps for digital filtering in play mode could be reduced greatly, power consumption of overall system can be reduced greatly. This paper shows an example that low power digital servo architecture whose current is reduced almost 83%, compare to that of digital servo which is not applied by the low power architecture introduced in this paper.

자동차 Seat Lumbar Support의 정량적 평가 방법

김영식(Kim Young Sik),박준규(Park Jun Kyu),강태욱(Kang Tae wook),김수원(Kim Soo Won) 한국자동차공학회 2006 한국자동차공학회 춘 추계 학술대회 논문집 Vol.- No.-

Lumbar support is one of important factors to influence on seat comfort and driver posture's stability. In spite of this importance. We have had no theoretical base for current support test method. In this study, we develop new lumbar test methodology for quantitative assessment based on theoretical research and object ive tool. Lumbar test methodology is consisted of instantaneous stiffness test, effective lumbar prominence and pressure distribution using invented circular indentor and HPM-Ⅱ Manikin. Using regression method, we validated that test results have very strong relationships with IQS(Initial Quality Study) report.

셀룰러 시스템에서 이동멀티미디어 서비스지원을 위한 CDMA R-ALOHA의 성능분석

허경,김수원,엄두섭,차균현,Hur, Kyeong,Kim, Soo-Won,Eom, Doo-Seop,Tchah, Kyun-Hyon 한국통신학회 2000 韓國通信學會論文誌 Vol.25 No.11

본 논문은 셀룰러 시스템 상향 링크에서 음성데이터 및 실시간 영상데이터로 구성된 화상전화서비스, 고속 및 저속 데이터베이스의 다중 전송률 멀티미디어 서비스를 통합 지원할수 있는 CDMA R-ALOHA 프로토콜을 제안하였다. 제안된 프로토콜은 액세스슬롯과 전송슬롯으로 구분된 프레임의 구조를 이용한 코드할당 방식으로 전송슬롯에서의 간섭을 줄였다. 그리고, 각 서비스의 트래픽 특성에 따른 전송코드 예약과 화상전화서비스 사용자의 핸드오프호를 고려하여 분석된 각 서비스 부시스템의 Markov-chain 모델을 이용한 각 서비스의 채널 경쟁 사용자수 추정을 기반으로 서비스별 액세스 허용확률을 제안하여, 액세스슬롯에서의 패킷 충돌을 감소시키고 핸드오프호의 우선권을 보장할 수있다. 또한 화상전화서비스의 영상데이터 전송정보를 이용한 코드 예약방식을 제안하여, 음성 트래픽을 패킷의 손실이 없이 지원하였고 고속 및 저속 데이터베이스를 통해 채널 이용효율을 극대화하였다.

파이프라인 방식의 버스를 위한 비 동기식 주 기억장치의 설계 및 구현

한우종,김수원,Hahn, Woo-Jong,Kim, Soo-Won 대한전자공학회 1994 전자공학회논문지-B Vol.b31 No.11

최근 고성능 마이크로 프로세서들의 가격 경쟁력에 힘입어 공유 버스 방식의 다중 처리기 시스템이 많이 등장하고 있다. 이들 다중 처리기 시스템들은 주기억장치의 구조에 따라 성능이 크게 달라질 수 있다. 주기억장치의 중요성은 마이크로 프로세서들이 고속화 되어감에 따라 더욱 커지고 있다. 개개의 마이크로 프로세서들을 위한 캐시 메모리가 대부분의 시스템에서 채용되고 있으나 여전히 공유되는 주기억장치의 접근 특성은 다중 처리기 시스템의 성능과 확장성을 제약하는 요소가 된다. 본 논문에서는 파이프라인 방식의 시스템 버스의 효율성을 최대한 유지하면서 주기억장치 구현의 유연성을 제공하는 비동기적 주기억장치의 구조를 제안하며 그 효과를 시뮬레이션을 통하여 보이고 있다. 시스템 버스로는 고속 중형 컴퓨터를 위하여 설계된 HiPi+Bus를 모델로 하고 있으며 Verilog를 이용하여 시뮬레이션 하였다. 이 시뮬레이션을 통하여 제안된 비동기적 주기억장치 구조가 시스템 버스의 사용률을 낮추어 줌으로써 시스템의 성능과 확장성을 향상시킴을 알 수 있었다. 또한 제안된 구조를 구현하기 위한 구현 방법상의 변수들을 평가 하였으며 구현된 주기억장치를 시험 프로그램을 이용한 시험 환경에서 시험하여 그 동작과 유용성을 확인하였다. In recent days low cost, high performance microprocessors have led to construction of medium scale shared memory multiprocessor systems with shared bus. Such multiprocessor systems are heavily influenced by the structures of memory systems and memory systems become more important factor in design space as microprocessors are getting faster. Even though local cache memories are very common for such systems, the latency on access to the shared memory limits throughput and scalability. There have been many researches on the memory structure for multiprocessor systems. In this paper, an asynchronous memory architecture is proposed to utilize the bandwith of system bus effectively as well as to provide flexibility of implementation. The effect of the proposed architecture if shown by simulation. We choose, as our model of the shared bus is HiPi+Bus which is designed by ETRI to meet the requirements of the High-Speed Midrange Computer System. The simulation is done by using Verilog hardware decription language. With this simulation, it is explored that the proposed asynchronous memory architecture keeps the utilization of system bus low enough to provide better throughput and scalibility. The implementation trade-offs are also described in this paper. The asynchronous memory is implemented and tested under the prototype testing environment by using test program. This intensive test has validated the operation of the proposed architecture.