http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 주제어 : 특화 프로세서 (검색결과 4 건)
- 무료
- 기관 내 무료
- 유료
-
효율적인 반복 연산을 지원하는 정규표현식 매칭 프로세서
안범기(BeomKi Ahn),이규희(KyuHee Lee),윤상균(SangKyun Yun) 한국정보과학회 2013 정보과학회 컴퓨팅의 실제 논문지 Vol.19 No.11
정규표현식 패턴 매칭은 침입탐지 시스템 등의 응용 프로그램에 널리 사용되며 고성능 처리가 필요한 경우에 하드웨어 기반 매칭이 사용된다. 패턴이 갱신될 때에 재합성을 해야 하는 완전 하드웨어 기반 방식의 문제점을 해결하기 위해서 ReCPU라고 하는 정규표현식 매칭 프로세서가 제안되었다. 그러나 ReCPU는 정규표현식의 반복 연산을 다소 비효율적으로 처리한다. 본 논문에서는 ReCPU의 비효율적 반복처리를 개선하기 위해 새로운 명령어 집합을 제시하여 효율적으로 반복연산을 수행하는 정규표현식 매칭 프로세서 REMP를 제안한다. REMP는 특히 짧은 서브패턴의 반복 처리에 ReCPU보다 실행명령어 수가 1/2로 감소하여 매우 효율적이다. REMP는 Verilog로 설계하고 Altera FPGA로 합성하여 동작을 검증하였다. Regular expression pattern matching is widely used in applications such as intrusion detection systems. Hardware based matching is used for high speed regular expression processing. A regular expression matching processor called ReCPU has been proposed to solve the problem that full hardware solutions require re-synthesis of hardware whenever the patterns are updated. However, ReCPU has some problems including inefficient repetition processing In this paper, we propose an instruction set supporting efficient repetition and the architecture of the regular expression matching processor (REMP) to implement it. The REMP is very effective in processing repetitions of short patterns because the required number of instructions is half of that of ReCPU. The REMP is described using Verilog and synthesized on Altera FPGA.
-
Register Pressure를 고려한 다중 출력 명령어를 위한 개선된 코드 생성 방법
윤종희,백윤흥,고광만,Youn, Jong-Hee M.,Paek, Yun-Heung,Ko, Kwang-Man 한국정보처리학회 2012 정보처리학회논문지 A Vol.19 No.1
최근 내장형 프로세서가 다양한 휴대 기기에서 사용이 급격히 증가됨에 따라, 빠른 수행 속도와 저전력을 지원하는 내장형 프로세서를 제작하기 위해 대상 응용 프로그램에 최적환 된 설계가 요구되고 있다. 이를 위해, 프로세서들은 다중 출력 명령어형태의, 특별한 명령어들을 추가하고 있다. 여기서 다중 출력 명령어란 다수의 결과값을 병렬적으로 출력하는 명령어를 말한다. 하지만, 이러한 다중 출력 명령어들은 기존 컴파일러에서 생성하지 못하는 문제점이 있다. 그래서, 이를 위한 컴파일 알고리즘이 개발되었지만, 이 알고리즘에서는 register pressure를 고려하지 않아서 최적의 성능을 발휘할 수가 없었다. 본 논문에서는 register pressure를 고려하는 알고리즘을 새롭게 제안하고, 그 결과 기존 알고리즘에 비해서 평균 3%의 코드 사이즈 감소와 2.7% 수행 시간 향상을 더 이룰 수 있었다. The demand for faster execution time and lower energy consumption has compelled architects of embedded processors to customize it to the needs of their target applications. These processors consequently provide a rich set of specialized instructions in order to enable programmers to access these features. Such an instruction is typically a $multi$-$output$ $instruction$ (MOI), which outputs multiple results parallely in order to exploit inherent underlying hardware parallelism. Earlier study has exhibited that MOIs help to enhance performance in aspect of instruction counts and code size. However the earlier algorithm does not consider the register pressure. So, some selected MOIs introduce register spill/reload code that increases the code size and instruction count. To attack this problem, we introduce a novel iterated instruction selection algorithm based on the register pressure of each selected MOIs. The experimental results show the suggested algorithm achieves 3% code-size reduction and 2.7% speed-up on average.
-
RTL 수준 프로세서 구현으로부터의 ISA 명세 자동 추출 기법
하선,문현곤 한국정보과학회 2023 정보과학회논문지 Vol.50 No.10
Domain-specific processors have specialized instructions tailored for frequently used operations in a particular domain, which enables them to achieve higher performance. This presents a challenge for program analysis, as the specialized instructions make it difficult to formally describe the instruction semantics. To address this, we present SemTracter, a tool that automatically extracts instruction semantics from a processor implemented in a hardware description language (HDL) at the register-transfer level (RTL). SemTracter obtains the semantics by simulating the processor RTL symbolically and compiling the results into formal instruction semantics using the Sail language. Our evaluation of the SemTracter on a small RISC-V processor RTL showed that it was able to extract the semantics of basic instructions from a 5-stage processor. Most of the RISC-V 32-bit integer base user-level ISA (RV32I) instructions were extracted and the generated semantics matched the manually written version.
-
문자클래스 매칭을 지원하는 정규표현식 매칭 프로세서 구조
윤상균(SangKyun Yun) Korean Institute of Information Scientists and Eng 2015 정보과학회논문지 Vol.42 No.10
Many hardware-based regular expression matching architectures are proposed for high performance matching. In particular, regular expression processors such as ReCPU and SMPU perform pattern matching in a similar approach to that used in general purpose processors, which provide the flexibility when updating patterns. However, these processors are inefficient in performing class matching since they do not provide character class matching capabilities. This paper proposes an instruction set and architecture of a regular expression matching processor, which can support character class matching. The proposed processor can efficiently perform character class matching since it includes character class, character range, and negated character class matching capabilities.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
