RISS 검색 - 국내학술지논문 상세보기

부가정보

국문 초록 (Abstract)

정규표현식 패턴 매칭은 침입탐지 시스템 등의 응용 프로그램에 널리 사용되며 고성능 처리가 필요한 경우에 하드웨어 기반 매칭이 사용된다. 패턴이 갱신될 때에 재합성을 해야 하는 완전 ...

정규표현식 패턴 매칭은 침입탐지 시스템 등의 응용 프로그램에 널리 사용되며 고성능 처리가 필요한 경우에 하드웨어 기반 매칭이 사용된다. 패턴이 갱신될 때에 재합성을 해야 하는 완전 하드웨어 기반 방식의 문제점을 해결하기 위해서 ReCPU라고 하는 정규표현식 매칭 프로세서가 제안되었다. 그러나 ReCPU는 정규표현식의 반복 연산을 다소 비효율적으로 처리한다. 본 논문에서는 ReCPU의 비효율적 반복처리를 개선하기 위해 새로운 명령어 집합을 제시하여 효율적으로 반복연산을 수행하는 정규표현식 매칭 프로세서 REMP를 제안한다. REMP는 특히 짧은 서브패턴의 반복 처리에 ReCPU보다 실행명령어 수가 1/2로 감소하여 매우 효율적이다. REMP는 Verilog로 설계하고 Altera FPGA로 합성하여 동작을 검증하였다.

다국어 초록 (Multilingual Abstract)

Regular expression pattern matching is widely used in applications such as intrusion detection systems. Hardware based matching is used for high speed regular expression processing. A regular expression matching processor called ReCPU has been proposed to solve the problem that full hardware solutions require re-synthesis of hardware whenever the patterns are updated. However, ReCPU has some problems including inefficient repetition processing In this paper, we propose an instruction set supporting efficient repetition and the architecture of the regular expression matching processor (REMP) to implement it. The REMP is very effective in processing repetitions of short patterns because the required number of instructions is half of that of ReCPU. The REMP is described using Verilog and synthesized on Altera FPGA.

목차 (Table of Contents)

요약
Abstract
1. 서론
2. 관련 연구 및 문제점
3. 제안된 정규표현식 프로세서

요약
Abstract
1. 서론
2. 관련 연구 및 문제점
3. 제안된 정규표현식 프로세서
4. 평가
5. 결론
References

참고문헌 (Reference)

1 J. C. Bispo, "Regular expression matching for reconfigurable packet inspection" 2006

2 M. Paolieri, "ReCPU: a parallel and pipelined architecture for regular expression matching" 2007

3 C.-H. Lin, "Optimization of regular expression pattern matching circuits on FPGA" 2006

4 T. Arumugam, "High performance multi-engine regular expression processing" 2011

5 T. Arumugam, "High Performance Custom Regular Expression Processing Core" 2011

6 R. Sidhu, "Fast regular expression matching using FPGAs" 2001

7 A. Mihal, "Designing a Sub-RISC Multi-Gigabit Regular Expression Processor" 2006

8 I. Bonesana, "An adaptable FPGA-based system for regular expression matching" 2008

9 S. Kumar, "Algorithms to accelerate multiple regular expressions matching for deep packet inspection" 2006

10 F. Bruschi, "A reconfigurable system based on a parallel and pipelined solution for regular expression matching" 2010