http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
최광성,배현철,문석환,엄용성,Choi, K.S.,Bae, H.C.,Moon, S.H.,Eom, Y.S. 한국전자통신연구원 2012 전자통신동향분석 Vol.27 No.1
실리콘 관통 홀(TSV) 기술은 2006년 삼성전자가 낸드 플래시 메모리에 적용하여 적층된 시제품을 선보인 이후 선풍적인 기술적 관심을 불러일으키고 있다. 그러나, 안타깝게도 CMOS 이미지 센서 모듈 외에는 실제로 양산에 적용되고 있는 사례가 매우 드물다. 이는 기술적으로, 그리고 상업적으로도 극복해야 하는 어려움이 많기 때문이다. 최근 Xilinx사는 28nm FPGA를 네 개의 작은 칩으로 분리하여 TSV가 있는 실리콘 인터포저 위에 2차원적으로 집적한 제품을 고객사들에게 선적하기 시작했다. 이와 같은 2.5D 집적 기술은 3D IC 집적 기술의 상용화를 위한 중간 단계로 여겨질 뿐만 아니라 그 자체로 독립적인 시장을 형성할 기술로도 판단되고 있다. 본고에서는 2.5D 집적을 위한 인터포저 기술개발 및 표준화 동향에 대해 소개하고자 한다.
최광성,문석환,배현철,장건수,엄용성,Choi, K.S.,Moon, S.H.,Bae, H.C.,Jang, K.S.,Eom, Y.S. 한국전자통신연구원 2017 전자통신동향분석 Vol.32 No.6
Electronic packaging technology is a technology that easily connects devices to the outside. The fourth industrial revolution is thought to be possible with the advancement of certain devices. The advancement of these devices must be accompanied by innovations in electronic packaging that connects the devices to the outside world, allowing their performances to be implemented at the system level. In this paper, the development trends of 2.5D/3D technology, heterogeneous integration technology, ultrafine interconnection technology, and heat dissipation technology will be examined, and the development direction of these technologies will be discussed.
최광성,이학선,배현철,엄용성,Choi, K.S.,Lee, H.,Bae, H.C.,Oem, Y.S. 한국전자통신연구원 2013 전자통신동향분석 Vol.28 No.5
플립 칩 본딩 기술은 1960년대에 개발된 기술이지만 가격 경쟁력, 경박단소(輕薄短小)의 부품 구현, 뛰어난 전기적 특성으로 인해 최근에 와서 다시금 주목 받고 있고, 관련 시장이 지속적으로 성장하고 있는 분야이다. 기술 응용 분야로는 스마트 폰, 타블렛 PC 등 개인 휴대 단말기에서 고성능 서버, 게임 컨트롤로 등 다양한 제품을 아우르고 있다. 미세 피치의 경우 관련 시장이 2018년까지 연평균 35%의 폭발적인 성장을 보일 것으로 예측되고 있다. 따라서, 국내외 기업, 연구소, 학계 등에서 활발한 연구 활동이 진행되고 있다. 본고에서는 플립 칩 본딩 기술의 세부 기술을 살펴보며 동시에 피치에 따라 각 세부 기술에 있어 최근에 개발되고 있는 기술 동향을 논의하고자 한다.
최광성,엄용성,임병옥,배현철,문종태,Choi, K.S.,Eom, Y.S.,Lim, B.O.,Bae, H.C.,Moon, J.T. 한국전자통신연구원 2010 전자통신동향분석 Vol.25 No.5
모바일과 유비쿼터스 센서 네트워크 센서 시대가 도래함에 따라 가볍고, 작고, 얇고, 멀티기능을 구현할 수 있는 부품에 대한 요구가 증대하고 있다. 이에 대한 여러 가지 솔루션 중 MCM의 개념을 수직 방향으로 확장시킨 3D IC가 최근 각광을 받고 있다. 이는 물리적인 한계에 부딪힌 반도체 집적 공정의 한계를 극복하여 지속적으로 무어의 법칙에 맞춰 집적도를 향상시킬 수 있을 뿐만 아니라 소재와 공정이 달라도 3차원적으로 집적이 가능하여 메모리와 프로세서로 대표되는 디지털 칩뿐만 아니라 아날로그/RF, 수동소자, 전력소자, 센서/액추에이터, 바이오칩 등을 하나로 패키징 할 수 있는 장점이 있기 때문이다. 이를 통해 성능 향상, 경박단소, 저비용의 부품 개발이 가능하기 때문에 미국, 유럽, 일본 등 선도국뿐만 아니라 싱가포르, 타이완, 중국 등에서도 활발한 연구가 진행되고 있으며 CMOS 이미지 센서 모듈 생산에 TSV 기술이 이미 적용되고 있다. 본 고에서는 3D IC를 위한 TSV 및 적층 요소 기술을 소개하고 이를 통해 개발된 사례와 표준화 동향에 대하여 소개하고자 한다.