RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
          펼치기
        • 등재정보
        • 학술지명
          펼치기
        • 주제분류
          펼치기
        • 발행연도
          펼치기
        • 작성언어

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재후보

        전력소모량 및 실행시간 추정이 가능한 센서 네트워크 시뮬레이터의 개발

        김방현,김태규,정용덕,김종현,Kim, Bang-Hyun,Kim, Tae-Kyu,Jung, Yong-Doc,Kim, Jong-Hyun 한국시뮬레이션학회 2006 한국시뮬레이션학회 논문지 Vol.15 No.1

        유비쿼터스 컴퓨팅의 인프라가 되는 센서 네트워크는 매우 작은 하드웨어로 이루어지는 많은 수의 센서 노드들로 구성된다. 이 네트워크의 토폴로지와 라우팅 방식은 그 목적에 따라 결정되어야 하며, 하드웨어 및 소프트웨어도 필요한 경우에는 변경되어야 한다. 따라서 그러한 네트워크를 최적으로 설계하기 위해서는 시스템 동작을 확인하고 성능을 예측할 수 있는 센서 네트워크 시뮬레이터가 필요하다. 현존하는 몇몇 센서 네트워크 시뮬레이터들은 특정 하드웨어나 운영체제에 맞추어 개발되었기 때문에, 그러한 특정 시스템들을 위해서만 사용될 수 있다. 그리고 시스템 설계 상의 주요 이슈가 되는 전력 소모량 및 프로그램 실행 시간을 추정하기 위한 어떤 수단도 지원하지 못하고 있다. 이 연구에서는 응용이나 운영체제의 종류에 상관없이 다양한 센서 네트워크들의 설계 및 검증에 사용될 수 있는 시뮬레이터를 개발하였다. 이를 위하여, 시뮬레이터는 기계어-레벨 이산-사건 시뮬레이션 방식을 사용하였다. 따라서 이 시뮬레이터는 프로그램 실행 타이밍 뿐 아니라 실제 센서 노드 내부의 동작들도 세부적으로 분석하는 데도 사용될 수 있다. 이 연구에서 시뮬레이션의 작업부하인 명령어 트레이스로는 ATmega128L 마이크로컨트롤러용 크로스컴파일러에 의해 생성된 실행 이미지를 사용하였다. Sensor network, that is an infrastructure of ubiquitous computing, consists of a number of sensor nodes of which hardware is very small. The network topology and routing scheme of the network should be determined according to its purpose, and its hardware and software may have to be changed as needed from time to time. Thus, the sensor network simulator being capable of verifying its behavior and estimating performance is required for better design. Sensor network simulators currently existing have been developed for specific hardwares or operating systems, so that they can only be used for such systems and do not provide any means to estimate the amount of power consumption and program execution time which are major issues for system design. In this study, we develop the sensor network simulator that can be used to design and verify various sensor networks without regarding to types of applications or operating systems, and also has the capability of predicting the amount of power consumption and program execution time. For this purpose, the simulator is developed by using machine instruction-level discrete-event simulation scheme. As a result, the simulator can be used to analyze program execution timings and related system behaviors in the actual sensor nodes in detail. Instruction traces used as workload for simulations are executable images produced by the cross-compiler for ATmega128L microcontroller.

      • KCI등재

        영상 기반 항만시설물 손상 위치 추정 및 외관조사망도 작성

        김방현,소상윤,조수진 한국구조물진단유지관리공학회 2023 한국구조물진단유지관리공학회 논문집 Vol.27 No.5

        본 연구에서는 영상 기반 자동화된 항만시설물 점검을 위한 손상 위치 정보 추정 기법을 제안하였다. 3D 모델링 과정을 거치지 않고특징 탐지 기술 및 이상치 제거 기술을 활용하여 호모그래피 행렬을 계산하고 손상 정보만 저장함으로써 메모리 효율을 높였다. 항만시설물에특화된 손상 위치 정보 추정 알고리즘 개발을 위해 항만시설물 이미지를 이용하여 제작한 참값 좌표쌍을 통해 알고리즘을 최적화하였다. 이를샘플 및 실제 콘크리트 벽체에 적용하여 구한 위치 오차는 각각 (X: 6.5cm, Y: 1.3cm), (X: 12.7cm, Y: 6.4cm)로 나타났다. 또한, 실제 콘크리트벽체를 대상으로 알고리즘을 적용하여 외관조사망도 형태로 표출함으로써 제안 기법의 현장 활용 가능성을 보였다. This study proposed a damage location estimation method for automated image-based port infrastructure inspection. Memory efficiency was improved by calculating the homography matrix using feature detection technology and outlier removal technology, without going through the 3D modeling process and storing only damage information. To develop an algorithm specialized for port infrastructure, the algorithm was optimized through ground-truth coordinate pairs created using images of port infrastructure. The location errors obtained by applying this to the sample and concrete wall were (X: 6.5cm, Y: 1.3cm) and (X: 12.7cm, Y: 6.4cm), respectively. In addition, by applying the algorithm to the concrete wall and displaying it in the form of an exterior damage map, the possibility of field application was demonstrated.

      • KCI등재

        대규모 센서 네트워크를 위한 최적-동기식 병렬 시뮬레이션

        김방현,김종현 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol. No.

        Software simulation has been widely used for the design and application development of a large-scale wireless sensor network. The degree of details of the simulation must be high to verify the behavior of the network and to estimate its execution time and power consumption of an application program as accurately as possible. But, as the degree of details becomes higher, the simulation time increases. Moreover, as the number of sensor nodes increases, the time tends to be extremely long. We propose an optimal-synchronous parallel discrete-event simulation method to shorten the time in a large-scale sensor network simulation. In this method, sensor nodes are partitioned into subsets, and each PC that is interconnected with others through a network is in charge of simulating one of the subsets. Results of experiments using the parallel simulator developed in this study show that, in the case of the large number of sensor nodes, the speedup tends to approach the square of the number of PCs participating in the simulation. In such a case, the ratio of the overhead due to parallel simulation to the total simulation time is so small that it can be ignored. Therefore, as long as PCs are available, the number of sensor nodes to be simulated is not limited. In addition, our parallel simulation environment can be constructed easily at the low cost because PCs interconnected through LAN are used without change. 대규모 무선 센서 네트워크의 설계 및 응용 개발을 위하여 소프트웨어 시뮬레이션이 널리 사용되고 있다. 그러한 시뮬레이션에서 네트워크의 동작과 실행시간 및 전력소모량을 가능한 한 정확히 예측하기 위해서는 시뮬레이션 정밀도가 높아야 한다. 그러나 정밀도가 높아질수록 시뮬레이션 시간은 길어지며, 센서노드의 수가 증가하면 그 시간이 더욱 길어진다. 본 연구에서는 대규모 무선 센서 네트워크 시뮬레이션에 걸리는 시간을 단축하기 위한 최적-동기식 병렬 이산-사건 시뮬레이션 방법을 제안한다. 이 방법에서는 네트워크로 연결된 여러 대의 컴퓨터들이 작업부하인 센서노드들을 분할하여 시뮬레이션 한다. 제안한 방법으로 구현한 시뮬레이터를 이용하여 실험한 결과에 따르면, 시뮬레이션 되는 센서노드의 수가 많은 경우에는 병렬 시뮬레이션에 참여하는 컴퓨터 수의 제곱에 접근하는 속도향상을 얻을 수 있다는 것을 확인하였다. 이 경우에 시뮬레이션 되는 센서노드의 수가 많아질수록 전체 시뮬레이션 시간에서 차지하는 병렬 시뮬레이션 오버헤드의 비율은 무시할 수 있을 정도로 작아지기 때문에, 컴퓨터의 수가 충분하다면 시뮬레이션 할 수 있는 센서노드의 수에는 한계가 없게 된다. 또한 LAN에 연결된 PC들을 그대로 사용하기 때문에, 병렬 시뮬레이션 환경을 저렴한 비용으로 쉽게 구축할 수 있다는 장점이 있다.

      • KCI등재

        대규모 센서 네트워크를 위한 최적-동기식 병렬 시뮬레이션

        김방현,김종현,Kim, Bang-Hyun,Kim, Jong-Hyun 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.5

        대규모 무선 센서 네트워크의 설계 및 응용 개발을 위하여 소프트웨어 시뮬레이션이 널리 사용되고 있다. 그러한 시뮬레이션에서 네트워크의 동작과 실행시간 및 전력소모량을 가능한 한 정확히 예측하기 위해서는 시뮬레이션 정밀도가 높아야 한다. 그러나 정밀도가 높아질수록 시뮬레이션 시간은 길어지며, 센서노드의 수가 증가하면 그 시간이 더욱 길어진다. 본 연구에서는 대규모 무선 센서 네트워크 시뮬레이션에 걸리는 시간을 단축하기 위한 최적-동기식 병렬 이산-사건 시뮬레이션 방법을 제안한다. 이 방법에서는 네트워크로 연결된 여러 대의 컴퓨터들이 작업부하인 센서노드들을 분할하여 시뮬레이션 한다. 제안한 방법으로 구현한 시뮬레이터를 이용하여 실험한 결과에 따르면, 시뮬레이션 되는 센서노드의 수가 많은 경우에는 병렬 시뮬레이션에 참여하는 컴퓨터 수의 제곱에 접근하는 속도향상을 얻을 수 있다는 것을 확인하였다. 이 경우에 시뮬레이션 되는 센서노드의 수가 많아질수록 전체 시뮬레이션 시간에서 차지하는 병렬 시뮬레이션 오버헤드의 비율은 무시할 수 있을 정도로 작아지기 때문에, 컴퓨터의 수가 충분하다면 시뮬레이션 할 수 있는 센서노드의 수에는 한계가 없게 된다. 또한 LAN에 연결된 PC들을 그대로 사용하기 때문에, 병렬 시뮬레이션 환경을 저렴한 비용으로 쉽게 구축할 수 있다는 장점이 있다. Software simulation has been widely used for the design and application development of a large-scale wireless sensor network. The degree of details of the simulation must be high to verify the behavior of the network and to estimate its execution time and power consumption of an application program as accurately as possible. But, as the degree of details becomes higher, the simulation time increases. Moreover, as the number of sensor nodes increases, the time tends to be extremely long. We propose an optimal-synchronous parallel discrete-event simulation method to shorten the time in a large-scale sensor network simulation. In this method, sensor nodes are partitioned into subsets, and each PC that is interconnected with others through a network is in charge of simulating one of the subsets. Results of experiments using the parallel simulator developed in this study show that, in the case of the large number of sensor nodes, the speedup tends to approach the square of the number of PCs participating in the simulation. In such a case, the ratio of the overhead due to parallel simulation to the total simulation time is so small that it can be ignored. Therefore, as long as PCs are available, the number of sensor nodes to be simulated is not limited. In addition, our parallel simulation environment can be constructed easily at the low cost because PCs interconnected through LAN are used without change.

      • KCI등재후보

        개에서 전이성 악성형질세포종양

        김방현,최재훈,정승우,김대용,윤화영,한흥율 한국임상수의학회 2002 한국임상수의학회지 Vol.19 No.4

        A primary metastatic malignant plasma cell tumor was presented in a 7-year-old, female, mixed breed dog. The dog was admitted to Veterinary Teaching Hospital at College of Veterinary Medicine, Seoul National University after suffering from depression, anorexia, and dyspnea. The dog was euthanized due to poor prognosis. At necropsy, numerous, firm and tan round nodules, 1 to 2 cm in diameter were noted in the ribs. The nodules formed chain or were occasionally coalescing, causing osteolysis of the ribs. A large amount of clear fluid was present in the thoracic cavity. The spleen and liver were markedly enlarged and congested. Histologically, the nodular masses were diagnosed as plasma cell tumor which was believed to be originated from the rib. Evidence of metastasis was observed in the spleen, liver, and kidney.

      • KCI등재

        파이프라이닝을 이용한 AES 암호화 알고리즘의 FPGA 구현

        김방현,김태규,김종현 한국정보과학회 2002 정보과학회 컴퓨팅의 실제 논문지 Vol.13 No.6

        본 연구에서는 최근 미국표준기술연구소(NIST)에 의해 암호화 표준 알고리즘으로 채택된 AES 알고리즘을 Altera FLEX10KE 계열의 하드웨어로 구현하는 여러 가지 방법들에 대하여 VHDL 설계를 이용하여 전반적으로 분석하였다. 구현 방법들로는 기본 구조, 루프 언롤링, 라운드 내부 파이프라이닝, 라운드 외부 파이프라이닝, 그리고 5-box의 자원 공유 등을 사용하였다. 이 연구에서 VHDL 설계 및 시뮬레이견은 Altera 사의 Maxplus2 9.64를 이용하였으며, FPGA는 Altera 사의 FLEX10KE 계열을 사용하였다. 결과에 따르면, 4-단계 라운드 내부 파이프라이닝 구현 방법이 성능대가격비 면에서 가장 우수한 것으로 나타난 반면에, 루프 언롤링 방법이 가장 뒤떨어지는 것으로 나타났다. In this study, we analyze hardware implementation schemes of the ARS(Advanced Encryption Standard-128) algorithm that has recently been selected as the standard cypher algorithm by NIST(National Institute of Standards and Technology) . The implementation schemes include the basic architecture, loop unrolling, inner-round pipelining, outer-round pipelining and resource sharing of the S-box. We used MaxPlus2 9.64 for VHDL design and simulations and FLEX10KE-family FPGAs produced by Altera Corp. for implementations. According to the results, the four-stage inner-round pipelining scheme shows the best performance vs. cost ratio, whereas the loop unrolling scheme shows the worst.

      • KCI등재후보

        햄스터 spindle cell tumor 증례 보고

        김방현,오상연,이관영,김대용 한국임상수의학회 2002 한국임상수의학회지 Vol.19 No.4

        A 7 year-old male Maltese dog was referred to Seoul National University Veterinary Medical Teaching Hospital with a recurrent mass in the right scapular region. The patient had no pains associated with the mass. On aspiration cytology, the neoplastic mass is composed of clusters of mature adipocytes with large lipid vacuoles, intermixed with frequent microcapillary vessels which is characteristic of lipoma. At surgery, the mass was infiltrated into the surrounding muscles and therefore the complete resection of the mass was difficult. Histologically, the mass was diagnosed as infiltrative lipoma. The patient has no recurrent signs 8 months after surgery

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼