IP 칼럼 - 중소기업의 가치를 높이는 IP리더 양성하자!

홍만표,Hong, Man-Pyo 한국발명진흥회 2011 發明特許 Vol.36 No.5

“바이러스” 특집을 내면서

홍만표(Man Pyo Hong) 한국정보과학회 2002 정보과학회지 Vol.20 No.11

ヴェトナムと中國の勞?者意識の比較からみた北朝鮮經濟の政策的含意

洪萬杓(Hong Man-Pyo) 고려대학교 평화연구소 2007 평화연구 Vol.15 No.1

본 연구는 노동자 의식의 시각에서 사회주의 체제 하의 선진이행경제국(先進移行經濟國)이라고 할 수 있는 베트남과 중국의 비교를 통해 조선민주주의인민공화국(이하 북한으로 함)의 “또 한 가지 근대화의 길”에 접근(approach)함으로써 정책적 함의(含意)를 시사(示唆)하고자 하는 것을 주된 목적으로 한다. 이는 북한 내 급격한 정권교체(regime change)의 형태가 아닌 민주사회주의(사회민주주의)실현을 위한 초기 단계의 수단으로, 주로 대한민국과 주변 국가의 자본과 기술의 시장경제를 공유함에 있다. 동시에 정책적으로는 중국 식 보다는 베트남 식에 가까운 점진주의(gradualism)가 유효한 형태라는 것을 베트남과 중국의 노동자 의식에 대한 사례연구(case study)를 통해 실증적으로 연구 및 분석을 하는 것이 본 논문의 또 다른 목적이다. This study examines how SOE reform in Vietnam should be by focusing on “laborer consciousness” in comparison with China, which is growing into an economically advanced country under a socialist system. Vietnam is a developing country under one-party system. I argue that the strategy of “gradualism,” and not “shock therapy,” is effective for Vietnam’s policies in promoting its economy. The result was extracted from a comparative and analytic investigation which was carried out in Vietnam and China during 2004. I also use multiple linear regression analysis to test 10 sets of hypotheses devised to identify laborers’ consciousness within a country. The results of this paper suggest a theoretical (political) implications for Democratic People’s Republic of Korea’s future economic path, with a focus on attribution type of laborers’ consciousness structure. Furthermore, by studying East-Asian value, this study also tries to infer the “society (New Gemeinschaft)” which may come in next stage.

포스트코로나시대(時代), ‘민제(民際)’에서 길을 찾는다

홍만표 ( Man-pyo Hong ) 한국정치평론학회 2020 정치와 평론 Vol.27 No.-

단일 버퍼를 가진 다단계 상호연결망의 성능 분석

홍만표(Man-Pyo Hong),이용화(Yong-Hwa Lee) 한국정보과학회 1995 정보과학회논문지 : 시스템 및 이론 Vol.22 No.12

다중처리 시스템에서 프로세서와 메모리 모듈을 효율적으로 연결하기 위해서 사용되고 있는 다단계 상호연결망(MIN)은 광대역 종합정보통신망의 핵심 요소인 ATM 교환기의 기본 구조로도 채용되고 있다. MIN의 성능 분석 모델은 MIN의 기본 구성 단위인 교환 소자의 상태와 인접한 단계간의 상관 관계를 어떻게 반영하느냐에 따라 그 정확도가 결정된다. Theimer의 모델과 같이 상태의 수를 증가시키면 정확도는 증가하나 모델이 복잡해지므로 다중 버퍼의 분석 모델로 확장하기가 힘들고, Jenq의 모델과 같이 단순한 모델은 입력 부하가 높을 때 그 정확도가 떨어진다. 본 논문에서는 교환 소자의 상태를 3가지로 제안한 Youn의 모델에 버퍼의 가용도를 계산함에 있어 Theimer의 방법을 적용함으로써 Youn 모델의 단순성을 유지하면서도 Theimer 모델보다 향상된 정확도를 보여 주는 단일 버퍼를 가진 다단계 상호연결망의 성능 분석 모델을 제시한다. 본 논문의 모델은 특히 입력 부하가 높을 때 기존의 모델보다 모의 실험에 근접한 결과를 보인다. Multistage Interconnection Networks(MIN) have been widely used as efficient interconnection structures for multiprocessor systems and B-ISDN switch fabrics based on ATM. In order to accurately model the behavior of a MIN, it is essential to consider the correlation between the states of the buffers of two adjacent stages and the packet movement between two subsequent network cycles The complex model like Theimer's shows accurate performance result but is difficult to generalize to the multi-buffered MIN. The simple model as Jenq's is inaccurate at high load. In this paper, we propose a performance model for single buffered MIN by applying Theimer's approach to Youn's three state model to evaluate the availability of buffers of next stage. Ours model is as simple as Youn's but more accurate than both models especially at high traffic load.

High Performance Fortran 병렬 프로그래밍 변환기의 구현 및 성능 평가

김중권,홍만표,김동규,Kim, Jung-Gwon,Hong, Man-Pyo,Kim, Dong-Gyu 한국정보처리학회 1999 정보처리논문지 Vol.6 No.4

분산 메모리 병렬 컴퓨터의 성능을 충분히 활용하고 프로그래밍의 난이도아 기종간 프로그램의 호환성을 해결하기 위하여 시스템 독립적이고 쉽게 프로그래밍 할 수 있는 데이터 병렬 언어에 대한 연구가 최근에 활발히 진행되고 있다. 대표적인 데이터 병렬 언어인 HPF 컴파일러는 사용자가 정의한 정보를 이용하여 데이터와 연산을 프로세서에 분할하여 할당하고, 메시지 패싱을 생성하는 기능을 제공함으로써 프로그램 작성자에게 전역 주소 공간을 이용하여 병렬 프로그램을 쉽게 개발 할 수 있는 기반을 제공한다. 본 논문에서는 데이터 종속성 분석, 데이터 및 연산 분할과 메시지 패싱 코드 생성의 4단계를 통하여, HPf 입력 프로그램을 MPI 메시지 패싱 코드가 삽입된 SPMD 프로그램으로 변환하는 HPF 병렬 프로그래밍 언어 변환기인 PPTran을 구현하고 그 성능을 검증한다. Parallel computers are known to be excellent in performance per cost also satisfying scalability and high performance. However parallel machines have enjoyed limited success because of difficulty in parallel programming and non-portability between parallel machines. Recently, researchers have sought to develop data parallel language that provides machine independent programming systems. Data parallel language such as High Performance Fortran provides a basis to write a parallel program based on a global name space by partitioning data and computation, generating message-passing function. In this paper, we describe the Parallel Programming Translator(PPTran), source-to-source data parallel compiler, generating MPI SPMD parallel program from HPF input program through four phases such as data dependence analysis, partitioning data, partitioning computation, and code generation with explicit message-passing and verify the performance of PPTran

마이크로프로세서를 위한 명령어 집합 시뮬레이터의 자동 생성

이성욱,홍만표,Lee, Seong-Uk,Hong, Man-Pyo 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.3

새로운 마이크로프로세서의 설계, 최적화, 그리고 완성 후 어플리케이션의 작성 단계에서 칩의 명령어 집합 시뮬레이션은 필수적인 요소이다. 그러나, 기존의 시뮬레이션 툴들은 저 수준의 하드웨어 기술언어와 게이트 레벨 이하의 시뮬레이션으로 인해 시뮬레이터 구성과 실행 시에 상당한 시간적 지연을 초래하고 있다. 본 논문에서는 이러한 문제들을 해소하고 칩 제작과정에서 발생하는 잦은 설계 변경에 유연성 있게 대응할 수 있는 레지스터 전송 수준의 명령어 집합 시뮬레이터 생성기를 제안하며 그 설계 및 구현에 관해 기술한다. Simulation of an instruction set is essential to design and optimize new microprocessors, and to develop application programs. Though many simulation tools are widely used, their low-level description and simulation make users construct simulators difficult and spend a lot of time for simulation. We developed an automatic generator of instruction set simulators that perform register-transfer-level simulation. This automatic generator might be adaptable so as to be suitable for new modification or different conditions in designing microprocessors. In this paper, we describe a structure of automatic generation system and an implementation details.

페이지 실행시간 동기화를 이용한 다중 해쉬 결합에서 결합률에 따른 효율적인 프로세서 할당 기법

이규옥,홍만표,Lee, Gyu-Ok,Hong, Man-Pyo 한국정보과학회 2001 정보과학회논문지 : 시스템 및 이론 Vol.28 No.3

다중 결합 질의에 포함된 다수의 결합 연산지를 효율적으로 처리하기 위해 서는 효율적인 병렬 알고리즘이 필요하다. 최근 다중 해쉬 결합 질의의 처리를 위해 할당 트리를 이용한 방법이 가장 우수한 것으로 알려져 있다. 그러나 이 방법은 실제 결합 시에 할당 트리의 각 노드에서 필연적인 지연이 발생되는 데 이는 튜플-시험 단계에서 외부 릴레이션을 디스크로부터 페이지 단위로 읽는 비용과 이미 읽는 페이지에 대한 해쉬 결합 비용간의 차이에 의해 발생하게 된다. 이들 사이의 실행시간을 가급적 일치시키기 위한 '페이지 실행시간 동기화'기법이 제안되었고 이를 통해 할당 트리 한 노드 실행에 있어서의 지연 시간을 줄일 수 있었다. 하지만 지연 시간을 최소화하기 위해 할당되어질 프로세서의 수 즉, 페이지 실행시간 동기화 계수(k)는 실제 결합 시의 결합률에 따라 상당한 차이를 보이게 되고 결국, 이 차이를 고려하지 않은 다중 해쉬 결합은 성능 면에서 크게 저하될 수밖에 없다. 본 논문에서는 결합 이전에 어느 정도의 결합률을 예측할 수 있다는 전제하에 다중 해쉬 결합 실행 시에 발생할 수 있는 지연 시간을 최소화 할 수 있도록 결합률에 따라 최적의 프로세서들을 노드에 할당함으로서 다중 해쉬 결합의 실행 성능을 개선하였다. 그리고 분석적 비용 모형을 세워 기존 방식과의 다양한 성능 분석을 통해 비용 모형의 타당성을 입증하였다.

중국 자동차 번호판 인식

안영준,위규범,홍만표,Ahn, Young-Joon,Wee, Kyu-Bum,Hong, Man-Pyo 한국정보처리학회 2007 정보처리학회논문지B Vol.14 No.2

도난차량 추적과 주차 관리 시스템 및 과속 차량 탐지 등에 광범위하게 사용되는 차량 번호판 인식 시스템을 구현하였다. 인식 시스템은 번호판을 추출하는 부분과 추출된 번호판을 인식하는 단계로 나뉘어진다. 번호판 추출 단계에서는 영상의 기울기를 측정하기 위해 수평 성분만을 추출하는 필터를 사용하여 차창과 번호판을 포함한 차량 전면부의 수평 성분만을 검출한 후 이것의 기울기를 측정하는 방법으로 번호판의 기울기를 구한다. 세그먼트 추출 과정에서는 신경화소 또는 배경화소가 연속하여 나타나는 블록의 계수의 변화를 감지하여 각 문자 또는 숫자를 추출한다. 각 문자 또는 숫자의 인식 단계에서는 잡음의 영향을 덜 받으며 높은 정확도를 보이는 비교템플렛 방법을 제안한다. 기존의 원형정합 방법과 히스토그램 방법과의 비교 실험을 통하여 제안한 방법의 인식 성능이 우수함을 보인다. We implement automobile license plates recognition system. These days automobile license plate recognition systems are widely used for tracing stolen cars. managing parking facilities, ticketing speeding cars, and so on. Recognition systems largely consist of three parts plates extraction, segments extraction, and segment recognition. For plates extraction, we measure the degree of inclination of plate. We use filters that extract only the horizontal components of the front of an automobile to measure the degree of inclination. For segment extraction, we trace the change of the number of blocks that consist solely of foreground pixels or background pixels as the horizontal scanning line moves along upward. For recognition of each individual letter or digit, we devise a variant of template matching method, called comparative template matching. Through experiments, we show that comparative template matching is less prone misled by noises and exhibits higher performance compared to the traditional method of template matching or histogram based recognition.

버퍼오버플로우 공격 방지를 위한 컴파일러 기법

김종의,이성욱,홍만표,Kim, Jong-Ewi,Lee, Seong-Uck,Hong, Man-Pyo 한국정보처리학회 2002 정보처리학회논문지 C : 정보통신,정보보안 Vol.9 No.4

최근 들어 버퍼오버플로우 취약성을 이용한 해킹 사례들이 늘어나고 있다. 버퍼오버플로우 공격을 탐지하는 방법은 크게 입력 데이터의 크기 검사 비정상적인 분기 금지, 비정상 행위 금지의 세가지 방식 중 하나를 취한다. 본 논문에서는 비정상적인 분기를 금지하는 방법을 살펴본 것이다. 기존의 방법은 부가적인 메모리를 필요로 하고, 컨트롤 플로우가 비정상적인 흐름을 찾기 위해 코드를 추가하고 실행함으로써 프로그램 실행시간의 저하를 단점으로 이야기할 수 있다. 본 논문에서는 부가적인 메모리 사용을 최소한으로 줄임으로 메모리 낭비를 저하시키고 실행시간에 컨트롤 플로우가 비정상적으로 흐르는 것을 막기 위한 작업들을 최소화함으로서 기존의 방법보다 더 효율적인 방법을 제안하고자 한다. Recently, the number of hacking, that use buffer overflow vulnerabilities, are increasing. Although the buffer overflow Problem has been known for a long time, for the following reasons, it continuos to present a serious security threat. There are three defense method of buffer overflow attack. First, allow overwrite but do not allow unauthorized change of control flow. Second, do not allow overwriting at all. Third, allow change of control flow, but prevents execution of injected code. This paper is for allowing overwrites but do not allow unauthorized change of control flow which is the solution of extending compiler. The previous defense method has two defects. First, a program company with overhead because it do much thing before than applying for the method In execution of process. Second, each time function returns, it store return address in reserved memory created by compiler. This cause waste of memory too much. The new proposed method is to extend compiler, by processing after compiling and linking time. To complement these defects, we can reduce things to do in execution time. By processing additional steps after compile/linking time and before execution time. We can reduce overhead.