http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
최철용(Chul-Yong Choi) 한국정보과학회 1996 한국정보과학회 학술발표논문집 Vol.23 No.2A
고속 소자를 사용한 인쇄회로기판을 설계할 때, 고속 고밀도 전자부품을 다량으로 사용한다. 이러한 고속소자들의 배치는 소자 자체의 열과 보드의 다른 소자들과의 열이 혼합되어 보드의 열을 상승시킨다. 본 논문에서는 MPE(Main Processing Engine) 보드를 대상으로 소자들의 배치와 특히 열이 많이 발생되는 소자를 관련조건을 적용하여 검사하고, 분석한 열 분석의 결과를 보인다. 또한 열 분석 도구를 이용하여 시뮬레이션을 수행한 실험 결과와 안정적이고 최적화된 출력을 보인다.
최철용(Chul-Yong Choi) 한국정보과학회 1997 한국정보과학회 학술발표논문집 Vol.24 No.2Ⅱ
인쇄회로기판의 설계에서 가장 중요한 것은 소자 열 분석에 의한 부품 배치와 관련 설계규칙(Design Rule)을 정확하게 정의하여야 한다. 최적의 부품 배치를 완성할려면, 인쇄회로기판 설계 도구와 열 분석 도구를 사용하여야 한다. 본 논문에서는 특정 보드를 대상으로 제한된 영역에 관련 라이브러리를 적용한 시뮬레이션을 통하여 소자 열을 분석하고, 추출된 소자 열에 따라 소자의 위치를 변경 또는 이동하여 안정된 부품 배치를 완성한다. 완성된 부품 배치에 따른 소자 열 분석 결과와 인쇄회로기판의 온도 결과를 확인하고, 인쇄회로기판 제작에 필요한 출력 데이터를 생성한다.
최철용(Choi Chul Yong) 한국정보처리학회 1998 정보처리학회논문지 Vol.5 No.1
In order to route high-speed signals correctly and quickly in a multilayer printed circuit board(PCB), it is required to set up both physical design rules and electrical design rules considering signal noises and to verify signals integrity by using signal verification tools. In this paper, the electrical design rules and high-speed signals verification of HIPSS(High Performance Storage System) board under operation now are presented We also discuss the simulation and evaluation results of signal noises including propagation delay, reflection and crosstalk which may be generated by applying the electrical design rules into the board, and then validate the modified routing of the high-speed signals.
최철용(Chul-Yong Choi),이대식(Dae-Sik Lee) 전력전자학회 2005 전력전자학술대회 논문집 Vol.- No.-
본 논문에서는 코로나 방전 처리를 위해서 PDM에 의한 전압원 직렬공진인버터의 제어와 동작을 위한 알고리듬을 제안한다. PDM 인버터는 동작주파수와 일정 DC 전압 상태에서 평균 출력 전력을 제어하기 위해서 AC 출력단자에 구형파 AC 전압과 영전압 상태를 생성한다. 또한 스위칭 손실의 최소화를 위해서 영전류 스위칭과 영전압 스위칭을 모든 동작 상태에서 이루어짐을 보인다. 또한 강한 비선형적인 특성을 가진 코로나 방전 부하에 대하여 5%~100%의 폭 넓은 방전 전력을 제어함을 보인다.
개인정보 침해 위험이 암호화폐 사용의도에 미치는 실증적 검증에 대한 연구
김정욱(Jeong-Wook Kim),최철용(Chul-Yong Choi) 한국컴퓨터정보학회 2018 韓國컴퓨터情報學會論文誌 Vol.23 No.9
The purpose of this study is how personal information violation risks affect the intention to use domestic cryptocurrency services. VAM(Value based Adoption Model) model is validated as a theoretical background, selecting perceived ease of use, perceived usefulness and perceived security as a benefit factors, and considers perceived cost, technical complexity, and risk of personal information violation risks as sacrifice factors. The method of this study used questionnaire survey to collect 150 data on user’s perception on cryptocurrency services, and also performed a structural equation modeling method using by AMOS 23. The result of this paper shows that all hypotheses are accepted statistically significant except 2 hypothesis. This research is concluded that perceived value is affected on statistically positive impact on perceived ease of use, perceived usefulness and perceived security, and negative impact on risk of personal information violation risk, not statistically perceived fee and technical complexity.
최성훈(Seong-Hoon Ghoi),최철용(Chul-Yong Choi),김용연(Yong-Yeon Kim) 한국정보과학회 1997 정보과학회 컴퓨팅의 실제 논문지 Vol.3 No.2
디지탈 시스템의 동작 속도가 빨라지고 크기가 감소함으로써, 고속 인쇄회로기판을 설계할 때 반사, 누화, 연결 지연시간 등의 신호 잡음을 분석하는 검증 작업은 상당히 중요하다. 따라서 인쇄회로기판 설계의 초기 단계부터 신호 순수성 검증을 충분히 고려해야 한다. 본 논문은 고속병렬컴퓨터의 주프로세서 보드인 MPE 보드에서 GTL+ 인터페이스 로직의 신호 검증 방법을 설명한다. GTL+ 인터페이스 로직은 최대 동작 주파수 150 Mhz의 P6 프로세서와 Orion 칩 세트를 포함하며, 연결 지연 시간이 7.5ns 미만이어야 하는 약 200여 개의 많은 신호선들을 가진다. 본 논문에서는 이 로직의 최대 연결 지연 시간을 산출하고, 인쇄회로기판 상의 반사와 누화를 방지하는 간단한 방법을 논하였다. 검증을 위해서 Allegro와 DF/SigNoise 도구를 사용하였다. 물리적, 전기적 요건들을 정의한 배선 규칙을 만들어서 연결 지연 시간과 많은 신호 잡음을 1차적으로 제거하였다. 상세 신호 검증을 수행하기 위해 신호 라이브러리 개발을 하고, 문제의 신호선들에 대해서 반사, 누화를 검증하는 시뮬레이션을 수행하여 고속 인쇄회로기판의 신호 잡음 문제를 해결하였다. As the speed of digital systems increases and their sizes diminish, it decomes increasingly important to analyze the signal noises such as reflection, crosstalk, and interconnect delays. Signal integrity analysis should be considered part of an interconnect strategy early in the design cycle. In this paper, we describe the signal verification methods of GTL+ interface logic including P6 and Orion Chip sets. We present some methods which calculate a maxium interconnect delay and prevent a reflection and a crosstalk. We used Allegro and DF/SigNoise tool for the signal verification. We create the design rules for routing our printed circuit board, which define the electrical and physical requirements and remove lots of signal noises before detailed verification, Finally, we perform the simulation of critical signal to solve signal noise problems and analyze the results.