타입 Ⅱ 최적 정규기저를 갖는 유한체의 새로운 병렬곱셈 연산기

김창한(Chang Han Kim),지성연(Sung Yeon Ji),장상운(Sang-Woon Jang),임종인(Jongin Lim) 한국정보보호학회 2006 정보보호학회논문지 Vol.16 No.4

유한체의 H/W 구현에는 정규기저를 사용하는 것이 효과적이며, 특히 최적 정규기저를 갖는 유한체의 H/W 구현이 가장 효율적이다. 타입 I 최적 정규기저를 갖는 유한체 GF(2<SUP>m</SUP>)은 m 이 짝수이므로 암호학적으로 응용되지 못하는 단점이 있다. 그러나 타입 II 최적 정규기저를 갖는 유한체의 경우는 NIST에서 제안한 ECDSA의 권장 커브 중 GF(2²³³)위에 주어진 것이 있으며, 이 유한체가 타입 II 최적 정규기저를 갖는 등 여러 응용분야에 적용 되는바 효율적인 구현에 관한 연구가 활발하게 진행되고 있다. 본 논문에서는 타입 Ⅱ 최적 정규기저를 갖는 유한체 GF(2<SUP>m</SUP>)의 연산을 정규기저로 표현하여 확대체 GF(2<SUP>m</SUP>)의 원소로 나타내어 연산을 하는 새로운 병렬곱셈 연산기를 제안하였으며, 제안한 연산기는 기존의 가장 효율적인 결과들과 동일한 공간 및 시간 복잡도를 갖는 효율적인 연산기이다. In H/W implementation for the finite field, the use of normal basis has several advantages, especially, the optimal normal basis is the most efficient to H/W implementation in GF(2<SUP>m</SUP>). In this paper, we propose a new, simpler, parallel multiplier over GF(2<SUP>m</SUP>) having a type II optimal normal basis, which performs multiplication over GF(2<SUP>m</SUP>) in the extension field GF(2<SUP>m</SUP>). The time and area complexity of the proposed multiplier is same as the best of known type Ⅱ optimal normal basis parallel multiplier.

타입 II 최적 정규기저를 갖는 유한체의 새로운 병렬곱셈 연산기

김창한,장상운,임종인,지성연,Kim Chang-Han,Jang Sang-Woon,Lim Jong-In,Ji Sung-Yeon 한국정보보호학회 2006 정보보호학회논문지 Vol.16 No.4

유한체의 H/W 구현에는 정규기저를 사용하는 것이 효과적이며, 특히 최적 정규기저를 갖는 유한체의 H/W구현이 가장 효율적이다. 타입 I 최적 정규기저를 갖는 유한체 GF($2^m$)은 m이 짝수이므로 암호학적으로 응용되지 못하는 단점이 있다. 그러나 타입 II 최적 정규기저를 갖는 유한체의 경우는 NIST에서 제안한 ECDSA의 권장 커브 중 GF($2^{233}$)위에 주어진 것이 있으며, 이 유한체가 타입 II 최적 정규기저를 갖는 등 여러 응용분야에 적용 되는바 효율적인 구현에 관한 연구가 활발하게 진행되고 있다. 본 논문에서는 타입 II 최적 정규기저를 갖는 유한체 GF($2^m$)의 연산을 정규기저로 표현하여 확대체 GF($2^{2m}$)의 원소로 나타내어 연산을 하는 새로운 병렬곱셈 연산기를 제안하였으며, 제안한 연산기는 기존의 가장 효율적인 결과들과 동일한 공간 및 시간 복잡도를 갖는 효율적인 연산기이다. In H/W implementation for the finite field, the use of normal basis has several advantages, especially, the optimal normal basis is the most efficient to H/W implementation in GF($2^m$). In this paper, we propose a new, simpler, parallel multiplier over GF($2^m$) having a type II optimal normal basis, which performs multiplication over GF($2^m$) in the extension field GF($2^{2m}$). The time and area complexity of the proposed multiplier is same as the best of known type II optimal normal basis parallel multiplier.

새로운 잉여 이진 Montgomery 곱셈기와 하드웨어 구조

임대성(Daesung Lim),장남수(Nam Su Chang),지성연(Sung Yeon Ji),김성경(Sung-Kyoung Kim),이상진(Sangjin Lee),구본석(Bonseok Koo) 한국정보보호학회 2006 정보보호학회논문지 Vol.16 No.4

RSA 암호 시스템은 IC카드, 모바일 시스템 및 WPKI, 전자화폐, SET, SSL 시스템 등에 많이 사용된다. RSA는 모듈러 지수승 연산을 통하여 수행되며, Montgomery 곱셈기를 사용하는 것이 효율적이라고 알려져 있다. Montgomery 곱셈기에서 임계 경로 지연 시간(Critical Path Delay)은 세 피연산자의 덧셈에 의존하고 캐리 전파를 효율적으로 처리하는 문제는 Montgomery 곱셈기의 효율성에 큰 영향을 미친다. 최근 캐리 전파를 제거하는 방법으로 캐리 저장 덧셈기(Carry Save Adder, CSA)를 사용하는 연구가 계속 되고 있다. McIvor외 세 명은 지수승 연산에 최적인 CSA 3단계로 구성된 Montgomery 곱셈기와 CSA 2단계로 구성된 Montgomery 곱셈기를 제안했다. 시간 복잡도 측면에서 후자는 전자에 비해 효율적이다. 본 논문에서는 후자보다 빠른 연산을 수행하기 위해 캐리 전파 제거 특성을 가진 이진 부호 자리(Signed-Digit, SD) 수 체계를 사용한다. 두 이진 SD 수의 덧셈을 수행하는 잉여 이진 덧셈기(Redundant Binary Adder, RBA)를 새로 제안하고 Montgomery 곱셈기에 적용한다. 기존의 RBA에서 사용하는 이진 SD 덧셈 규칙 대신 새로운 덧셈 규칙을 제안하고 삼성 STD130 0.18μm 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하고 시뮬레이션 하였다. 그 결과 McIvor의 2 방법과 기존의 RBA보다 최소 12.46%의 속도 향상을 보였다. RSA cryptosystem is of great use in systems such as IC card, mobile system, WPKI, electronic cash, SET, SSL and so on. RSA is performed through modular exponentiation. It is well known that the Montgomery multiplier is efficient in general. The critical path delay of the Montgomery multiplier depends on an addition of three operands, the problem that is taken over carry- propagation makes big influence at an efficiency of Montgomery Multiplier. Recently, the use of the Carry Save Adder(CSA) which has no carry propagation has worked. McIvor et al. proposed a couple of Montgomery multiplication for an ideal exponentiation, the one and the other are made of 3 steps and 2 steps of CSA respectively. The latter one is more efficient than the first one in terms of the time complexity. In this paper, for faster operation than the latter one we use binary signed-digit(SD) number system which has no carry-propagation. We propose a new redundant binary adder(RBA) that performs the addition between two binary SD numbers and apply to Montgomery multiplier. Instead of the binary SD addition rule using in existing RBAs, we propose a new addition rule. And, we construct and simulate to the proposed adder using gates provided from SAMSUNG STD130 0.18㎛ 1.8V CMOS Standard Cell Library. The result is faster by a minimum 12.46% in terms of the time complexity than McIvor's 2 method and existing RBAs.

고속 RSA 하드웨어 곱셈 연산과 하드웨어 구조

장남수(Nam Su Chang),임대성(Daesung Lim),지성연(Sung Yeon Ji),김창한(Chang Han Kim),윤석봉(Suk Bong Yoon) 한국정보보호학회 2007 정보보호학회논문지 Vol.17 No.1

몽고메리 곱셈 방법을 이용한 고속 연산은 RSA 암호 시스템의 설계에 중요한 부분을 차지한다. 몽고메리 곱셈은 두번의 덧셈 연산으로 구성되며 CSA를 이용한 방법과 RBA를 이용한 방법이 있다. CSA의 경우 4-2 CSA 또는 5-2 CSA를 이용하여 구현하며, RBA의 경우 기존 이진 방법과 달리 잉여 이진체계를 이용한다는 특징을 가진다. [1]에서는 기존의 RBA와 다른 새로운 이진 체계와 하드웨어 구조를 제안하고 몽고메리 곱셈에 적용하였다. 본 논문에서는[1]에서 제안한 RBA의 로직 구조를 재구성하여 시간 복잡도 뿐만 아니라 결합기가 필요하지 않도록 구성하여 공간 복잡도를 크게 줄였다. 또한 입?출력 값을 변형시켜 지수승 연산에 적합하도록 설계하였다. 그 결과 제안하는 RBA는 삼성 STD130 0.18㎛ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하는 환경에서, 기존의 4-2 CSA 보다 공간과 시간 복잡도를 각각 18.5%와 25.24%를, 기존의 RBA 보다 6.3%와 14%를 감소시킨다. 또한[1]의 RBA와 비교시 44.3%, 2.8%의 감소된 복잡도를 갖는다. A fast Montgomery multiplication occupies important to the design of RSA cryptosystem. Montgomery multiplication consists of two addition, which calculates using CSA or RBA. In terms of CSA, the multiplier is implemented using 4-2 CSA or 5-2 CSA. In terms of RBA, the multiplier is designed based on redundant binary system. In[1], A new redundant binary adder that performs the addition between two binary signed-digit numbers and apply to Montgomery multiplier was proposed. In this paper, we reconstruct the logic structure of the RBA in[1]for reducing time and space complexity. Especially, the proposed RB multiplier has no coupler like the RBA in[1]. And the proposed RB multiplier is suited to binary exponentiation as modified input and output forms. We simulate to the proposed NRBA using gates provided from SAMSUNG STD130 0.18㎛ 1.8V CMOS Standard Cell Library. The result is smaller by 18.5%, 6.3% and faster by 25.24%, 14% than 4-2 CSA, existing RBA, respectively. And Especially, the result is smaller by 44.3% and faster by 2.8% than the RBA in[1].

Type-Ⅱ 최적 정규기저에서 변형된 SMPO

양동진(Dong Jin Yang),장남수(Nam Su Chang),지성연(Sung Yeon Ji),김창한(Chang Han Kim) 한국정보보호학회 2006 정보보호학회논문지 Vol.16 No.2

암호 활용과 코딩 이론은 유한체 GF(2<SUP>m</SUP>)에서의 연산을 사용한다. 유한체 연산을 사용하는 분야에서 연산기의 공간, 시간 복잡도의 효율성은 메모리와 수행시간에 많은 영향을 미친다. 따라서 유한체 곱셈기를 효율적으로 구성하기 위한 노력은 계속 되고 있다. [11]에서 Massey-Omura는 정규기저를 사용하는 곱셈기를 제안했고, [1]에서 Agnew는 긴 지연시간을 갖는 Massey-Omura 곱셈기를 개선한 순차 곱셈기를 제안했다. Rayhani-Masoleh와 Hasan 그리고 S.Kwon은 Agnew의 곱셈기의 구조를 개선한 공간 복잡도를 줄인 곱셈기를 각각 제안했다[2,3]. [2]에서 Rayhani-Masoleh와 Hasan이 제안한 곱셈기의 구조는 [1]의 곱셈기보다 경로 지연시간은 약간 증가하였다. 하지만, [3]에서 S.Kwon는 [1]의 구조에서 시간 효율성의 감소가 없는 곱셈기의 구조를 제안했다. 본 논문에서는 type-Ⅱ 최적 정규기저에서 S.Kwon의 곱셈기와 시간과 공간 효율성이 같은 Rayhani-Masoleh와 Hasan의 구조를 변형한 곱셈기를 제안한다. Cryptographic application and coding theory require operations in finite field GF(2<SUP>m</SUP>). In such a field, the area and time complexity of implementation estimate by memory and time delay. Therefore, the effort for constructing an efficient multiplier in finite field have been proceeded. Massey-Omura proposed a multiplier that uses normal bases to represent elements GF(2<SUP>m</SUP>) [11] and Agnew at al. suggested a sequential multiplier that is a modification of Massey-Omura's structure for reducing the path delay. Recently, Rayhani-Masoleh and Hasan and S.Kwon at al. suggested a area efficient multipliers for modifying Agnew's structure respectively[2,3]. In [2] Rayhani-Masoleh and Hasan proposed a modified multiplier that has slightly increased a critical path delay from Agnew at al.'s structure. But, In [3] S.Kwon at al. proposed a modified multiplier that has no loss of a time efficiency from Agnew's structure. In this paper we will propose a multiplier by modifying Rayhani-Masoleh and Hassan's structure and the area-time complexity of the proposed multiplier is exactly same as that of S.Kwon at al's structure for type-Ⅱ optimal normal basis.