http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
고성능 Smart Power IC 소자 설계에 관한 연구
구용서 서경대학교 산업기술연구소 1998 産業技術硏究所論文集 Vol.4 No.-
In this study, the high performance BCD device structure which satisfies the high voltage and fast switching speed charactristics is devised. Through the process and device simulation, optimal process spec. & device spec. are designed. We adapt double buried layer structure, trench isolation process, n-/p- drift region formation and shallow junction formation technology to optimize an electrical property as mentioned above. This 1.C consists of 20V level high voltage bipolar npn/pnp device, 60Vlevel LDMOS device, a few Ampere level VDMOS, 20V level CMOS device and 5V level logic CMOS.
구용의,Gu, Yong-Eui 한국식품연구원 2008 한맛한얼 Vol.1 No.3
최근 전분당업계에서 전분당의 원료로 그동안 수입하던 일반 옥수수 대신 유전자 재조합 옥수수를 수입하면서 유전자 재조합 식품에 대한 논란이 다시 가열되고 있다. 1996년 유전자 재조합 콩이 처음 상업적으로 재배된 지 10년이 지났지만 유전자 재조합 식품에 대한 논란은 아직도 계속되고 있다. 이런 상황에서 우리나라에서는 유전자 재조합 식품을 어떻게 관리하는지 살펴본다면 유전자재조합 식품을 이해하는데 많은 도움이 될 것이다.
CCD 이미지 센서용 Power Management IC 설계
구용서,이강윤,하재환,양일석,Koo, Yong-Seo,Lee, Kang-Yoon,Ha, Jae-Hwan,Yang, Yil-Suk 한국전기전자학회 2009 전기전자학회논문지 Vol.13 No.4
본 논문에서는 CCD 이미지 센서용 PMIC를 제안한다. CCD 이미지 센서는 온도에 민감하다. 일반적으로 낮은 효율을 갖는 PMIC에 의해 열이 발생된다. 발생된 열은 CCD 이미지 센서의 성능에 영향을 미치므로 높은 효율을 갖는 PMIC를 사용함으로써 최소화 시켜야 한다. 고효율의 PMIC개발을 위해 입력단은 동기식 step down DC-DC컨버터로 설계하였다. 제안한 PMIC의 입력범위는 5V~15V이고 PWM 제어방식을 사용하였다. PWM 제어회로는 삼각파 발생기, 밴드갭 기준 전압회로, 오차 증폭기, 비교기로 구성된다. 삼각파 발생기는 1.2MHz의 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 오차 증폭기는 40dB의 DC gain과 $77^{\circ}$ 위상 여유를 갖도록 설계하였다. step down DC-DC 컨버터의 출력은 Charge pump의 입력으로 연결된다. Charge pump의 출력은 PMIC의 출력단인 LDO의 입력으로 연결된다. PWM 제어회로와 Charge pump 그리고 LDO로 구성된 PMIC는 15V, -7.5V, 5V, 3.3V의 출력전압을 갖는다. 제안한 PMIC는 0.35um 공정으로 설계하였다. The power management integrated circuit(PMIC) for CCD image sensor is presented in this study. A CCD image sensor is very sensitive against temperature. The temperature, that is heat, is generally generated by the PMIC with low efficiency. Since the generated heat influences performance of CCD image sensor, it should be minimized by using a PMIC which has a high efficiency. In order to develop the PMIC with high efficiency, the input stage is designed with synchronous type step down DC-DC converter. The operating range of the converter is from 5V to 15V and the converter is controlled using PWM method. The PWM control circuit consists of a saw-tooth generator, a band-gap reference circuit, an error amplifier and a comparator circuit. The saw-tooth generator is designed with 1.2MHz oscillation frequency. The comparator is designed with the two stages OP Amp. And the error amplifier has 40dB DC gain and $77^{\circ}$ phase margin. The output of the step down converter is connected to input stage of the charge pump. The output of the charge pump is connected to input of the LDO which is the output stage of the PMIC. Finally, the PMIC, based on the PWM control circuit and the charge pump and the LDO, has output voltage of 15V, -7.5V, 3.3V and 5V. The PMIC is designed with a 0.35um process.
구용서,유성욱,정기영,조경희 대한수면연구학회 2014 Journal of sleep medicine Vol.11 No.2
Objectives: This study was performed in order to delineate whether the onset of symptom onset follows circadian rhythm and to identify potential clinical characteristics with similar circadian distribution as that of symptom onset time in stroke patients. Methods: We retrospectively analyzed the data of subjects who were registered in a prospectively collected stroke registry in Korea University Medical Center Anam Hospital from September 2007 to December 2013. A Cosinor analysis was used to examine the circadian variation of the symptom onset of stroke as well as various clinical parameters. Results: A total of 2,047 patients with stroke were analyzed in our study. The Cosinor analysis showed significant circadian rhythm of stroke occurrence existed according to the symptom onset time of stroke (p<0.001) and the peak time for stroke occurrence was 12:22 (95% confidence interval 11:29–17:41). Cosinor analyses of other variables also showed significant circadian variation of age, fasting glucose, high-density lipoprotein (HDL), and lowdensity lipoprotein. The circadian distribution of low HDL was similar to that of stroke occurrence. Conclusions: The prevalence of stroke occurrence and low level of HDL peaked during the morning. J Korean Sleep Res Soc 2014;11(2):6
고성능 Smart Power 소자 설계 및 전기적 특성에 관한 연구
구용서,Ku, Yong-Seo 한국전기전자학회 2003 전기전자학회논문지 Vol.7 No.1
본 논문에서는 고내압 및 고속 스위칭 특성을 갖는 고성능 BCD(Bipolar- CMOS-DMOS) 소자 구조를 고안하였다. 공정 및 소자 시뮬레이션을 통하여, 최적화된 공정 규격과 소자 규격을 설계하였으며, 고안된 소자의 전기적 특성을 만족시키기 위하여 이중 매몰층 구조, 트랜치 격리 공정, n-/p- 드리프트 영역 형성기술 및 얕은 접합 깊이 형성기술 등을 채택하였다. 이 스마트 파워 IC는 20V급 Bipolar npn/pnp 소자, 60V급 LDMOS소자, 수 암페어급의 VDMOS, 20V급 CMOS소자 그리고 5V급 논리 CMOS를 내장하고 있다. In this study, the high performance BCD device structure which satisfies the high voltage and fast switching speed characteristics is devised. Through the process and device simulation, optimal process spec. & device spec. are designed. We adapt double buried layer structure, trench isolation process, n-/p-drift region formation and shallow junction technology to optimize an electrical property as mentioned above. This I.C consists of 20V level high voltage bipolar npn/pnp device, 60V level LDMOS device, a few Ampere level VDMOS, 20V level CMOS device and 5V level logic CMOS.
1100 ${\AA}$의 베이스 폭을 갖는 다결정 실리콘 자기정렬 트랜지스터 특성 연구
구용서,안철,Koo, Yong-Seo,An, Chul The Institute of Electronics and Information Engin 1993 전자공학회논문지-A Vol.30 No.10
This paper describes the fabrication process and electrical characteristics of PSA (Polysilicon Self-Align) bipolar transistors with a thin base width of 1100.angs.. To realize this shallow junction depth, one-step rapid thermal annealing(RTA) technology has been applied instead of conventional furnace annealing process. It has been shown that the series resistances and parasitic capacitances are significantly reduced in the device with emitter area of 1${\times}4{\mu}m^{2}$. The switching speed of 2.4ns/gate was obtained by measuring the minimum propagation delay time in the I$^{2}$L ring oscillator with 31 stages.