http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
구용의,강민철,이선화,김순한,김재이,김은정,김연희,유병옥,김주원,최계선,이향미,지영애,홍무기 식품의약품안전청 2000 식품의약품안전청 연보 Vol.4 No.-
꿀벌의 무저병을 치료하기 위하여 테트라싸이클린 계열의 항생물질(TCs)이 널리 사용되고 있으며,이러한 사용은 벌꿀중 Cs의 잔류문제를 일으킬 수 있다. 따라서 벌꿀중 잔류하는 TCs의 분석법이 팔요하며, 본 연구에서는 벌꿀클의 옥시테트라싸이클린(OTC), 테트라싸이클린fC), 클로르테트라싸이 클린(CTC), 독시싸이클린(DC)끌 분석하기 위해 두가지 HPLC방법을 사용하였다. 아카시아꿀, 잡화꿀,토종꿀, 방꿀등 4가지 종류의 댈꿀에 대한 회수율 및 검출한계를 측정하였다. 형광검출기를 이웅한 분석법에서는 0.Sppm의 수준에온 회수율은 OTC는 91.4~98.2%, TC는 84.B~94.4%, CTC는 뚬.I~105.9%, DC는 뽀.5~져.5%이었으며, 검출한계는 OTC와 TC는 0.01ppf CTC차 OC는 0.05ppm이었다. 자외선검출기를 이용한 분석법에퍼는 0.Sfpm의 수준에서 회수율은 OTC는 78.3~97.0%, TC는 76.8~86.8%, CTC는 89.6~99.5%, Df는 91.I~93.8%이었으며, 검출한계는 OTC와 TC는 0,01ppm, CTC와 DC는 0.02ppm이었다. 두 ITPLC법으로 국내산 벌꿀 140건과 외국산 벌꿀 29건을 조사한 결과 OTC,TC, CTC, BC 모두 검출되지 않았다. ln order to prevent foul brood of honey-bees, tetracycline antibiotics(TCs) are widely used in honey-bee culture. Such usage may resu)t in residues of TCs in honey.Therefore, the establishment of a method for residue analysis of TCs in honey is required.Two HPLC methods for oxytetracycline(OTC), tetracycline(TC), chlortetracycline(CTC) anddoxycycline(DC) in honey have been established. The recoverles of OTC, TC, CTC and BCfrom 4 kinds of honelr(acacia honey, mixed flower honey, native honey, chestnut honey) spikedat a level of 0.Sppm by HPLC with fluorescence detection are 91.4 ~98.2%, 84.B~94.4%, 85.1 ~105.9%, 86.5 ~94.5% refpectively. The limits of detection in honey b.# HPLC with fluorescencedetection are 0.01ppm for OTC and TC, and 0.05ppm for CTC and DC respectively. And therecoveries of OTC, TC, CTC and DC from 4 kinds of honey spiked at a level of 0,Sppm byHPLC with UV detection are 78.3 ~97.0%, 76,8 ~86.8%, 89.6 ~99.5%, 91,1 ~93,8% respectively.The Ihuts of detection in honey by HPLC with UV detection are 0.01ppm for OTC and TC,and 0.02ppm for CTC and DC respectively The residual TCs(OTC, TC, CTC, DC) were notde7ected in the 169 samples of honey(domestic honey 140, imported honey 29) by two HPLCmethods.
구용의,Gu, Yong-Eui 한국식품연구원 2008 한맛한얼 Vol.1 No.3
최근 전분당업계에서 전분당의 원료로 그동안 수입하던 일반 옥수수 대신 유전자 재조합 옥수수를 수입하면서 유전자 재조합 식품에 대한 논란이 다시 가열되고 있다. 1996년 유전자 재조합 콩이 처음 상업적으로 재배된 지 10년이 지났지만 유전자 재조합 식품에 대한 논란은 아직도 계속되고 있다. 이런 상황에서 우리나라에서는 유전자 재조합 식품을 어떻게 관리하는지 살펴본다면 유전자재조합 식품을 이해하는데 많은 도움이 될 것이다.
고성능 Smart Power IC 소자 설계에 관한 연구
구용서 서경대학교 산업기술연구소 1998 産業技術硏究所論文集 Vol.4 No.-
In this study, the high performance BCD device structure which satisfies the high voltage and fast switching speed charactristics is devised. Through the process and device simulation, optimal process spec. & device spec. are designed. We adapt double buried layer structure, trench isolation process, n-/p- drift region formation and shallow junction formation technology to optimize an electrical property as mentioned above. This 1.C consists of 20V level high voltage bipolar npn/pnp device, 60Vlevel LDMOS device, a few Ampere level VDMOS, 20V level CMOS device and 5V level logic CMOS.
CMOS공정 기반의 고속-저 전압 BiCMOS LVDS 구동기 설계
구용서,이재현,Koo, Yong-Seo,Lee, Jae-Hyun 한국전기전자학회 2007 전기전자학회논문지 Vol.11 No.1
본 논문에서는 CMOS 공정기반의 BiCMOS LVDS 구동기를 설계하여 고속 I/O 인터페이스에 적용하고자 한다. 칩 면적을 줄이고 LVDS 구동기의 감내성을 향상시키기 위해 lateral 바이폴라 트랜지스터를 설계하여 LVDS 구동기의 바이폴라 스위칭으로 대체하였다. 설계된 바이폴라 트랜지스터는 20가량의 전류이득을 지니며, 설계된 LVDS 드라이버 셀 면적은 $0.01mm^2$로 설계되었다. 설계된 LVDS 드라이버는 1.8V의 전원 전압에서 최대 2.8Gb/s의 데이터 전송속도를 가진다. 추가적으로 ESD 현상을 보호하기 위해 새로운 구조의 ESD 보호 소자를 설계하였다. 이는 SCR구조에서 PMOS, NMOS의 턴-온 특성을 이용 낮은 트리거링 전압과 래치 업 현상을 최소화 시킬 수 있다. 시뮬레이션 결과 2.2V의 트리거링 전압과 1.1V의 홀딩 전압을 확인할 수 있었다. This paper presents the design of LVDS (Low-Voltage-Differential-Signaling) transmitter for Gb/s-per-pin operation. The proposed LVDS transmitter is designed using BiCMOS technology, which can be compatible with CMOS technology. To reduce chip area and enhance the robustness of LVDS transmitter, the MOS switches of transmitter are replaced with lateral bipolar transistor. The common emitter current gain($\beta$) of designed bipolar transistor is 20 and the cell size of LVDS transmitter is $0.01mm^2$. Also the proposed LVDS driver is operated at 1.8V and the maximum data rate is 2.8Gb/s approximately In addition, a novel ESD protection circuit is designed to protect the ESD phenomenon. This structure has low latch-up phenomenon by using turn on/off character of P-channel MOSFET and low triggering voltage by N-channel MOSFET in the SCR structure. The triggering voltage and holding voltage are simulated to 2.2V, 1.1V respectively.