Pipe-Line A/D Conversion with CCD

경종민(Chong-Min Kyung),김충기(Choong-Ki Kim) 대한전기학회 1979 대한전기학회 학술대회 논문집 Vol.1979 No.8

VLSI 설계 자동화에 대한 연구

경종민(Chong Min Kyung) 제어로봇시스템학회 1986 제어로봇시스템학회 국내학술대회 논문집 Vol.1 No.10

Characterization of Two-Dimensional Impurity Profile in Silicon

양영일,경종민,Yang, Yeong Yil,Kyung, Chong Min The Institute of Electronics and Information Engin 1986 전자공학회논문지 Vol.23 No.6

In this paper, we describe the physical modelling and numerical aspects of a program called PRECISE(Program for Efficient Calculation of Impurity Profile in Semiconductor by Elimination) which calcualtes a two-dimensional impurity profile in silicon due to diffusion and ion implantation steps. The PRECISE enables rapid prediction of the two-dimensional impurity profile near the mask edge-or the bird's beak during the local oxidation process. This has been developed by modifying the existing one-dimentional simulator, DIFSIM(DIFfusion SIMulator to include models for arsenic diffusion and emitter dip effect which were found out to agree fairly well with the xperimental data.

CSG 표현과 경계 표현을 이용한 입체의 설계 및 화면표시

박기현,경종민,Park, Kee-Hyun,Kyung, Chong-Min 대한전자공학회 1990 전자공학회논문지 Vol. No.

This paper presents a method for rapid wire frame drawing of the 3D objects represented by the CSG scheme. When the two CSG trees are combined into one, the intersection parts of the polygons constituting the object corresponds to each subtree are computed, and the boundary representation of the combined object is obtained according to the given combinational operator and stored in the root node. The boundary representation in the root node is used in the wireframe drawing of the object and later computation of boundary representation. Bezier surface is taken as one of the primitive object the scan-line algorithm is used, which subdivides each scan-line into the spans where no polygon is intersected, and renders each span with the CSG representation of the object. 본 논문에서는 CSG 방식으로 나타내어진 3차원 입체를 신속하게 외형선 표시방식으로 그려줄 수 있는 방법을 제안한다. 두 개의 CSG 트리가 하나로 결합될때, 각 종속 트리에 해당하는 입체를 구성하는 다각형들간의 교차 부분을 계산하여 주어진 결합 연산자에 따라 합성 입체의 경계선 표현을 얻어내고, 이를 트리의 루트노드에 저장한다. 루트 노드에 저장된 경계선 표현은 입체를 외형선 표시방식으로 그려주는 부분과 다음 경계선 표현 계산에서 사용된다. 자유 곡면을 모델링하기 위하여 Bezier 곡면을 기본 입체의 하나로 취급하였고, 설계된 입체에 대한 실제적인 영상을 얻기 위하여 scan-line 알고리듬을 사용하였는데, 이 방식에서는 각 scan-line을 다각형들이 교차하지 않는 구간들로 나누고, 입체의 CSG 표현을 이용하여 각 구간을 묘화한다.

An Automated Design of CMOS Standard Cells

김한흥,경종민,Kim, Han Heung,Kyung, Chong Min The Institute of Electronics and Information Engin 1986 전자공학회논문지 Vol.23 No.6

We present an automated CMOS standard cell design mehtodology which generates a mask description in the CIF (Caltech Intermediate Form)from a user-given logic description and design rule. The resultant layout reflects the user's choice among N-well, P-well and twin-well process and user's decision whether the guard band is to be included or not. Noise margin of each cell was improved by carefully adjusting the channel width of P-FET.

광선추적 수행중 혼합 음영검사에 관한 연구

어길수,경종민,Eo, Kil-Su,Kyung, Chong-Min 대한전자공학회 1989 전자공학회논문지 Vol. No.

본 논문은 3차원적 분할공간 환경에서 종래의 음영검사법과 Crow의 음영입체법을 상황에 따라 우리하도록 선택하는 혼합음영검사법을 소개하고 파라메타화를 통하여 그 선택의 최적화를 꾀하였다. 추가적인 선행계산시간이 소요됨에도 불구하고 제안된 혼합음영검사법은 여러가지 예제화면들에 재하여 종래의 방법에 비하여 음영계산시간에 있어서는 50%, 전체묘화시간에 있어서는 30%정도씩의 CPU시간단축효과를 보였다. 그 원인은 음영검사의 선택적 사용을 통하여 그림자영역의 일관성(coherency)을 이용한데에 있다. 연속되는 두 반사점사이에 존재하는 음영다각형의 갯수를 나타내는 $N_{th}$라는 파라메타가 음영검사의 효과적 선택을 위한 지표가 되며, 묘화환경의 통계적 수치로부터 이 값을 알아내는 방법이 제안되고 실험적 결과와 비교된다. This paper presents a new shadow testing acceleration scheme for ray tracing called Hybrid Shadow Testing (HST) based on a conditional switching between the conventinal shadow testing method and Crow's shadow volume method, where the shadow polygons as well as the object polygons are registered onto the corresponding cells under the 3-D space subdivision environment. Despite the preprocessing time for the generation and registration of the shadow polygons, the total shadow testing time of the proposed algorithm, HST was approximately 50% of that of the conventional shadow testing method for several examples while the total ray tracing time was typically reduced by 30% from the conventional approach. This due to the selective use of the shadow volume method with a compromise between the maximal utilisation of shadow's spatial coherency and minimising the computational overhead for checking ray intersections with the shadow polygons. A parameter, $N_{th}$ denoting the critical number of shadow polygons between successive reflection points was used as a guideline for switching the shadow testing scheme between the conventional method and shadow volume method. A method for calculating $N_{th}$ from such statistical data as the number of object polygons, average polygon size average peripheral length of the polygons was proposed, resulting in good agreement with the experimental results.

Circuit Extraction from MOS/LSI Mask Layout

김성수,경종민,Kim, Sung Soo,Kyung, Chong Min The Institute of Electronics and Information Engin 1986 전자공학회논문지 Vol.23 No.6

This paper describes the CIREX(CIRcuit EXtractor), an automated CMOS circuit extraction program which provides SPICE2 input file by computing circuit connectivity and transistor dimensions from the CIF file. The CIREX also computes parasitic capacitance and resistance which makes it a valuable tool for timing analysis and detailed circuit simulation. A lattice model is used to calculate the interconnection resistances and substrate capacitances which can be replaced, as an option, by a node model for the worst case timing analysis of the circuit.

시뮬레이티드 어닐링을 이용한 마크로 블럭의 배치

박인철,경종민,Park, In-Cheol,Kyung, Chong-Min 대한전자공학회 1989 전자공학회논문지 Vol. No.

Custom VLSI 칩의 설계에 있어서 임의의 폭과 높이를 갖는 직사각형 마크로 블럭을 효과적으로 배치하는 것은 칩의 면적과 신호 지연시간을 줄이기 위하여 매우 중요하다. 이 논문에서는 시뮬레이티드 어닐링을 사용하여 마크로 블럭을 전체적으로 최적 배치하기 위한 방법과, 시뮬레이티드 어닐링 과정이 끝난 후에 남아있는 직사각형 블럭들 사이의 중첩을 제거하는 효율적인 알고리듬을 제안하였다. 최소한의 배선영역을 확보하기 위해 각 블럭을 4방향으로 확장한 후에, 확장된 블럭들을 최대한 밀집되도록 배치하였다. 이 방법을 MV10000/UNIX 컴퓨터에서 C언어로 프로그램 하였으며 50개와 160개의 블럭으로 구성된 회로에 적용한 결과 좋은 배치를 얻을 수 있었다. 또한 최종 배치에 큰영향을 주는 파라미터에 대한 조사를 하였다. An effective placement of macro blocks having arbitrary width and height is very important in reducing the chip area and the signal delay. In this paper, we proposed a method of macro block placement to obtain the globally optimal placement using simulated annealing, and an efficient algorithm for eliminating the overlaps between the rectangular macro blocks which may remain even after the simulated annealing process is terminated. Each macro block was enlarged to take into account minimal routing area, and these macro blocks were compacted as much as possible during the placement. This procedure was implemented in C language running on MV10000/UNIX computer system, and good placements were obtained by applying this procedure to two circuits which were consisted of 50 and 160 macro blocks respectively. Several parameters giving great effects to final placements were investigated.

개인용 컴퓨터상의 그래픽스 인터페이스 설계와 응용

김진한,경종민,Kim, Jin-Han,Kyung, Chong-Min 대한전자공학회 1989 전자공학회논문지 Vol. No.

한국과학기술원의 설계자동화연구실에서 IBM PC/AT 상에서 동작하도록 제작한 그래픽스 보드 "K"를 구동시키기 위하여 소프트웨어 인터페이스인 CGI-K를 TI사에서 제공한 C언어와 어셈블리 언어를 이용하여 작성하였다. CGI-K를 구성하는 디바이스 드라이버 루틴과 네모, 원, 현 및 호와 같은 그래픽스 프리미티브를 만드는 알고리듬을 제안하였으며, CGI-K는 EGA(enhanced graphics adapter)의 CGI보다 3배에서 10배 정도 빠른 속도를 갖는 것을 보였다. CGI-K를 이용하여 2차원 그래픽스 에디터인 GRIM과 3차원 모델링 프로그램인 IPCHE를 만들었으며, GRIM은 그래픽스 프리미티브를 이용하여 원하는 그림을 그릴 수 있도록 하였으며 IPCHE는 3차원 물체의 데이타를 받아들여 보이지 않는 면을 제거하고 명암과 원근 효과를 갖는 3차원 물체를 화면상에 그려 준다. A software interface called CGI-K including device driver routines and graphics primitives for the grphic board "K" was designed, implemented in the Design Automation Laboratory of KAIST and installed on IBM PC/AT, using assembly and C language supported by TMS 34010 grphics processor. Several algorithms generating the graphics primitives such as box, circle, pie chord are proposed. The drawing speed of CGI-K on the graphic board K was found out to be three to ten times faster than that of the EGA for several examples. A 2-D graphics editor called GRIM (graphics input and modification) and a 3-dimensional graphics renderer called IPCHE which can draw 3-D objects were developed as two major application programs running on CGI-K. The graphics primitives supported in GRIM include polygon, box, circle, and ace. The IPCHE receives a 3-D objects data file and displays the 3-D object on the screen with hidden surface removal, shading, and perspective scaling.

자율조직을 이용한 임의의 모양을 갖는 영역에서의 회로배치

김성수,경종민,Kim, Sung-Soo,Kyung, Chong-Min 대한전자공학회 1989 전자공학회논문지 Vol. No.

이 논문에서는 ASIC 칩의 설계도면에서 발생하는 임의의 모양을 갖는 영역에서의 효과적인 회로배치 방법인 SOAP (self-organization assisted placement) 를 제안한다. 자율조직이란 Kohonen[1]이 제안한 신경회로망의 학습방법으로 가까이 위치하고 있는 신경소자들이 물리적으로 유사한 외부입력에 민감하도록 소자에 연결된 시냅스 (synapse)의 가중치들을 조절하는 것이다. SOAP에서는 회로 블럭을 신경소자에 회로 블럭의 위치 (x, y좌표)를 해당 신경소자에 연결된 2개의 학습입력으로부터의 시냅스의 가중치 쌍으로 대응시킴으로써 임의의 영역에서의 좋은 회로 배치 결과를 얻을 수 있었다. 이 방법은 또한 입체 표면에서의 회로 배치에도 확장될 수 있다. In this paper, we present an effective circuit placement method called SOAP (self-organization assisted placement) for rectilinear or arbitrarily-shaped region arised form the layout of ASIC (application specific integrated circuit). Self-organization is a learning algorithm for neural networks proposed by [1] which adjusts weights of synapses connected to neurons such that topologically close neurons are sensitive to inputs that are physically similar. In SOAP, we obtain a good circuit placement result in arbitrarily-shaped region by replacing the block of circuit and the position (x, y coordinates) of the block with the neuron and the weight pair of synapses connected to the neuron, respectively. This method can also be extended to the circuit placement over the nonplanar surface.