http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
조준동(Jun Dong Cho) 한국정보과학회 1997 정보과학회논문지 : 시스템 및 이론 Vol.24 No.1
VISI 및 MCM 레이아웃 설계시 고성능 회로에 적용할 수 있는 2-D 배선 방법에 대하여 그래프이론을 바탕으로 한 알고리즘을 제안한다. 칩 면적 및 성능 향상을 위하여 소수의 제한적인 벤드 수를 사용하여 셀의 최대 net 밀도가 최소화되도록 배선한다. 본 논문에서는 배선 영역을 반복적으로 4개로 분할하여 net당 4개의 벤드를 허용할때의 셀밀도의 상한선을 구하고 quad-tree의 각 레벨에서 적은 크기의 linear program과 network min-cost flow 알고리즘의 2 단계 기법을 이용하여 net 당 4개의 벤드로 제한된 배선 결과를 제안한다. 마지막으로 주어진 임의의 벤드 수의 상한치를 만족하는 일잔적인 배선 알고리즘이 제안된다. 본 논문에서는 이론적 기반을 마련한 동시에 실험 결과 제안된 알고리즘의 효용성을 입증하였다. This is the first paper that addresses a graph-theoretic framework to solve the bend-constrained global routing problem in two dimensional arrays of VLSI and MCMs. The objective is to route n nets with minimum density of global cells, using at most four bends per net. There are a number of applications where it is necessary to limit the number of bends on each wire. In this paper, we first derive a tight upper-bound for the worst case density of global cells. Then, at each level of an underlying quad-tree, we present a novel 4-bend routing algorithm by decomposing the original problem at level into two subproblems that can be solved optimally based on a two-stage approach of a small-sized linear programming followed by network min-cost flow. The first stage also contribute to inherently decompose the multi-terminal nets into two-terminal nets, by assigning terminals to four cutlines of each level of the quad tree. Thus, the complexity of the second stage is significantly reduced by considering only decomposed two-terminal nets. Finally, we present an extension that permits a limited degree of control over the number of bends. This paper focuses on both theoretic and empherical results, experimental results showed the effectiveness of the proposed algorithm.
최소 비용 직각선분 Steiner 거리 유지 트리의 최적화
조준동(Cho Jun Dong) 한국정보처리학회 1996 정보처리학회논문지 Vol.3 No.7
Given a signal net N=s,1,...,n to be the set of nodes, with an the source and remaining nodes sinks, an MRDPT (minimum-cost rectilinear Steiner distance-preserving tree) has the property that the length of every source to sink path is equal to the rectilinear distance between the source and sink. The minimum-cost rectilinear Steiner distance-preserving three minimizes the total wore length while maintaining minimal source to sink length. Recently, some heuristic algorithm have been proposed for the problem of finding the MRDPT. In this paper, we investigate an optimal structure on the MRDPT and present a theoretical breakthrough which shows that the min-cost flow formulation leads to an efficient o((n2 log m)2) time algorithm. A more practical extension is also investigated along with interesting open problems.
조준동 ( Cho¸ Jun-dong ),전혜련 ( Hye Ryeon Jeon ),정재호 ( Jaeho Jeong ),조성기 ( Sunggi Jo ),이도원 ( Dowon Lee ),조길상 ( Kil Sang Cho ),이훈석 ( Hoonsuk Lee ),김지혜 ( Ji-hye Kim ),사영준 ( Young June Sah ) 대한전시디자인학회 2020 전시디자인연구 Vol.17 No.2
본 논문은 시각장애인이 전시를 관람할 때 청각, 촉각, 후각 등의 비시각 정보를 통해서 작품을 경험할 수 있는 다중감각과 공감각을 포함하는 예술작품 체험전시를 소개한다. 특히 미학을 기반으로 촉각, 청각, 후각적 요소를 통해 시각 장애인에게 형태뿐 아니라 색채를 전달하기 위해 색채 패턴 디자인, 색향 디자인, 색온도 디자인 등의 전시 작품을 소개한다. 또한, 전시에 참여한 학생들이 자유롭게 본인이 경험한 전시 내용을 통해 상상한 그림 작품을 소개한다. 이번 전시를 통해서 시각장애인이 다양한 미술작품을 즐길 기회를 넓힐 수 있는 계기를 마련하였다. In this paper, we introduce an experiential exhibition called 'Multi-modal Blind Touch's a platform for appreciating artworks that includes multiple senses and synesthesia, in which visually impaired people can experience artworks through non-visual information such as hearing, touch, and smell when viewing the exhibition. Also, we introduce artworks using touch patterns, scents, and temperature codes to convey colors to the visually impaired through tactile, auditory, and olfactory elements based on aesthetic theories. In addition, we introduce pictures made by the visually impaired students, who have experienced the contests of the exhibition and freely express their imagination. This exhibition provided an opportunity for the visually impaired to broaden their opportunities to appreciate various works.
시각장애인의 박물관 전시품 다중감각 체험을 위한 사례 연구
조준동(Jun Dong Cho) 국립중앙박물관 2022 박물관 교육 Vol.6 No.-
This paper presented a creative method for realizing a multisensory experience by combining various multisensory technologies so that the visually impaired can access museum exhibits by using complementory senses other than sight. A methods for the visually impaired to produce exhibits effectively was presented by dividing them into multisensory work using artificial intelligence and multisensory experience of color recognition for the visually impaired. In particular, the originality of the research is in that it combines colors that are difficult for the visually impaired to acquired due to visual limitations among the information on the exhibits with various multisensory technologies so that the visually impaired can understand them. The proposed multi-sensory expression technology can be combined with museum resources to create a variety of contents, which can be used for experiential exhibitions and teaching aids for the visually impaired.
도지성,조준동,Doh, Ji Seong,Cho, Jun Dong 대한전자공학회 2012 전자공학회논문지 Vol.50 No.8
본 논문에서는 소자의 레이아웃 파라미터로 인한 회로 특성 산포를 개선할 수 있는 새로운 설계 기법을 제안한다. 제안된 설계 기법은 회로 시뮬레이션을 수행하지 않고 칩 내에서 레이아웃에 의한 소자의 전기적 특성 분포를 추출하여 불량 소자를 개선하는 방법이다. 이 기법은 3가지 장점이 있다. 첫째, 현 설계 흐름도에 변화를 주지 않아도 된다. 둘째, 레이아웃 설계자가 고비용의 설계 시뮬레이션을 수행하지 않고 소자의 전기적 특성 산포를 추출할 수 있다. 셋째, 초기 레이아웃 설계단계에서 전기적 불량 소자를 찾아 개선하여 설계 기간 단축에 도움이 된다. 제안한 방법에 대한 효율성을 검증하기 위하여 30나노 DRAM 공정에서 총 9종류의 소자 레이아웃 파라미터에 대해서 모델링을 진행하였다. 레이아웃 설계자를 위한 eDRC 환경을 개발하여 Standard Cell Library 설계에 적용하여 초기 설계단계에서 불량 소자 17.8%를 찾아 2.9%로 줄였다. This paper proposes a novel design methodology considering transistor layout variation. The proposed design technique is to improve the transistor's electrical characteristics without performing a circuit simulation to extract transistor layout variation. There are three advantages in the proposed method. Firstly, there is no need to change the normal design flow used in layout designs. Secondly, there is no need to perform simulation in order to extract the transistor layout variation. Thirdly, early warnings in layout design lead to decreasing the number of post layout simulations. Less post layout simulations will decrease the number of iterations in the design cycle and shorten design period. The number of bad transistors in the early design phase were reduced from 17.8% to 2.9% by applying eDRC environment for layout designers to develop Standard Cell Library.